Risc - Cisc

Arquitectura de Sistemas - Licenciatura en Análisis de Sistemas

Lic. Lisandro Vales

1

Material de Apoyo – Teórico 11 – Arquitectura Risc - Cisc

Arquitectura Risc - Cisc
CISC
La arquitectura Intel es una Arquitectura CISC (Complex Instruction Set
Computer) Esto significa que cada instrucción está compuesta por una cantidad de etapas
que se realizan en forma secuencial. El conjuntode las etapas en ciertos casos son
pequeños algoritmos codificados en lo que se da de llamar microcódigo. Si pensamos en
algunas de las operaciones de la arquitectura INTEL por ejemplo repe cmpsb que significa
comparar dos cadenas hasta que no coincidan o hasta que se llegue al largo determinado
en cx. Estas implican un pequeño microprograma que debe leer en forma consecutiva los
bytes de doscadenas e irlos comparando. La arquitectura INTEL tiene varias
instrucciones de este nivel de complejidad o mayor (MMX, SSE, SSE2, etc.).
El microcódigo representa un segundo nivel de programación el cual permite agregar
nueva funcionalidad al procesador incluyendo nuevos algoritmos de instrucciones para
resolver o facilitar problemas recurrentes (como ser MMX o SSE). La razón de laexistencia de micro-código se puede ver en las diferentes secuencias de etapas de
instrucciones que se pueden ejecutar los procesadores a lo largo de sus generaciones. En
sí, para sistemas complejos, el costo de diseñar la unidad de temporización y control
puede ser muy alto al tener que rediseñarla cada vez que se agrega una nueva
funcionalidad. En cambio con microinstrucciones, es posible agregarnuevas funciones
básicamente sin ningún cambio importante en el diseño del procesador, simplemente
agregando un micro programa, a costa de ser un poco más lento que la unidad
combinacional.
Por cuanto la unidad de control genera secuencias de pulsos que orquestan la
actividad de los diferentes componentes del procesador podemos ver que muchas de
estas micro-instrucciones solo deben implementaresos pulsos por lo que son fácilmente
codificables en secuencias de palabras de control. En sí lo podemos ver como una
máquina de estados donde en vez de programar el karnaugh del siguiente estado, se
programa un registro que tiene los estados de los buses de control y los pulsos de
coordinación internos, la siguiente dirección de micro-instrucción y las condiciones de las
banderas parasaltar a la microinstrucción indicada (de lo contrario continúa con la
siguiente). Esto se llama micro-instrucción horizontal. En el caso de que lo que se
codifique sean micro-operaciones básicas en vez de explícitamente los bits de control, se
le llama microinstrucción vertical. Estas son de tipo similar a las instrucciones de una
máquina RISC.
Básicamente la unidad de control se construye comouna maquina de estados,
donde el número de estado coincide con la dirección de la microinstrucción, y el circuito
combinacional se reemplaza con una memoria (ROM) a la que se ingresa la dirección de
memoria de microprogramas y salen las condiciones, los bits de control y la dirección
siguiente Si los bits de condición coinciden con el estado del procesador, en vez de
incrementar el contadorse asigna la nueva dirección en el próximo ciclo de reloj.
RISC
En cambio la arquitectura RISC (reduced instruction set computer)
significa que no hay un segundo nivel de instrucciones y que lo que se debe ejecutar son
las instrucciones básicas, altamente asociadas a la estructura de hardware.
La idea es disponer de un conjunto de instrucciones limitado y sencillo, gran
cantidad de registrosde uso general y alto énfasis en la optimización de pipeline.

Arquitectura de Sistemas - Licenciatura en Análisis de Sistemas

Lic. Lisandro Vales

2

Material de Apoyo – Teórico 11 – Arquitectura Risc - Cisc

Si pensamos en la organización de la máquina teórica vemos que si eliminamos el
decodificador de instrucciones y transformamos a la unidad de temporización y control en
un...