Scfifo

FIFO SCFIFO

DESCRIPCION DE PUERTOS

* PUERTOS DE ENTRADA

PORT | REQUIRED | DESCRIPCION | COMENTARIOS |
clock | Si | Se dispara en flanco de subida. | Señal síncrona. |
data[] | Si |Contiene el dato que será escrito en SCFIFO cuando la señal wrreq es verdadera | Ancho del puerto LPM_WIDTH de entrada. |
wrreq | Si | Solicitud de escritura. El valor de data[] se escribe enSCFIFO. | Señal síncrona. Asegurar que las siguientes condiciones se cumplen: * No afirmar wrreq cuando ‘full’ este en alto. Habilitar la protección de desbordamiento ó cambiar el parámetroOVERFLOW_CHEKING a ON, así, SCFIFO puede deshabilitar la señal wrreq automáticamente cuando esté llena. * La señal de wrreq debe cumplir el requisito de tiempo funcional basado en la señal ‘full’. * No afirmarla señal wrreq durante la deserción de la señal aclr. La violación de esté requerimiento genera una condición de carrera (error en el circuito cuando no han sido diseñado correctamente para suejecución simultanea con otros circuitos) entre el flanco de bajada de acrl y el flanco de subida del reloj cuando el puerto wrreq esta en alto. |
rdreq | Si | Solicitud de lectura. Los primeros datos enentrar a SCFIFO se mandan a la salida q[]. | Señal síncrona. La señal rdreq actúa de forma diferente en modo normal o en modo ‘show-ahead’. Asegúrese que las siguientes condiciones se cumple: * Noafirmar rdreq cuando ‘empty’ este en alto. Habilitar la protección de desbordamiento ó cambiar el parámetro UNDERFLOW_CHEKING a ON, así, SCFIFO puede deshabilitar la señal rdreq automáticamente cuandoesté vacía. * La señal de rdreq debe cumplir el requisito de tiempo funcional basado en la señal ‘empty’. |
sclraclr | No | | Mantener esta señal para limpiar todos los puertos de salida, pero elefecto sobre la salida puede variar para diferentes tipos de configuración. |

* DATOS DE SALIDA

PORT | REQUERIDO | DESCRIPCION | COMENTARIOS |
q[] | Si | Muestra los datos leído de la...