Sdsdfsdf
Páginas: 3 (554 palabras)
Publicado: 17 de diciembre de 2010
Acoplamiento Capasitivo
Permite desacoplar los efectos de polarización entre las etapas y dar una mayor libertad al diseño puesto que la polarización de una etapa no afecta las demas en AC.
[pic][pic]
Los requerimientos para el presente diseño consistían en:
• VCC=12 V 40 hz
• RL= 5kΩ 1kΩ
• AV= 10 150 V
• RIN=30kΩ 50kΩ
en busca de resultados coherentesy que conservaran el enfoque dado para el proyecto.
Las variaciones introducidas son:
• RL = 1 kΩ
• AVT = AV1 *AV2 = 12*12 = [pic]
Para comenzar a determinar los parámetros yelementos del circuito, se opta por dividir lógicamente el circuito en 2 etapas: Emisor Común con RE como primera etapa y Emisor Común como segunda.
Necesario es hacer notar que como primera decisión dediseño se opta por constituir el modelo con transistores conocidos existentes en el comercio, motivo por el cual, se opta por la implementación de dos transistores BJT BC548C, siendo estos conocidospues se ha trabajado con ellos en laboratorio en asignaturas paralelas.
Se comienza calculando los parámetros de la segunda etapa para tener después la resistencia de entrada y la Rl equivalente parala primera etapa con un voltaje de 12 V:
En el diseño del circuito se exige[pic] y en como consecuencia [pic], como condición inicial para asi tener una máxima transferencia de potencia y porende el comportamiento es en general de manera más estable.
Por formula, determinamos RAC2 y RCC2:
[pic]
[pic]
RCC2 = RC2 + RE2 = 1000Ω + RE2
[pic]
Elejimos una alta ganancia en la 2ndaetapa
[pic]
[pic] [pic]
Utilizando un transistor 2N914 de [pic]
[pic]
[pic]
[pic]
[pic]
[pic]
[pic]
[pic]
Con todos estos parámetros se calcula el modelo de diseño.[pic]
[pic]
[pic]
ICQ2 = VCC / (RAC2 + RCC2) = 12 [V]/1700 [Ω] = 7.06 [mA]
Y la corriente ICQ2 será:
[pic]
Así una vez que ya se ha determinado el punto de operación [pic] es...
Permite desacoplar los efectos de polarización entre las etapas y dar una mayor libertad al diseño puesto que la polarización de una etapa no afecta las demas en AC.
[pic][pic]
Los requerimientos para el presente diseño consistían en:
• VCC=12 V 40 hz
• RL= 5kΩ 1kΩ
• AV= 10 150 V
• RIN=30kΩ 50kΩ
en busca de resultados coherentesy que conservaran el enfoque dado para el proyecto.
Las variaciones introducidas son:
• RL = 1 kΩ
• AVT = AV1 *AV2 = 12*12 = [pic]
Para comenzar a determinar los parámetros yelementos del circuito, se opta por dividir lógicamente el circuito en 2 etapas: Emisor Común con RE como primera etapa y Emisor Común como segunda.
Necesario es hacer notar que como primera decisión dediseño se opta por constituir el modelo con transistores conocidos existentes en el comercio, motivo por el cual, se opta por la implementación de dos transistores BJT BC548C, siendo estos conocidospues se ha trabajado con ellos en laboratorio en asignaturas paralelas.
Se comienza calculando los parámetros de la segunda etapa para tener después la resistencia de entrada y la Rl equivalente parala primera etapa con un voltaje de 12 V:
En el diseño del circuito se exige[pic] y en como consecuencia [pic], como condición inicial para asi tener una máxima transferencia de potencia y porende el comportamiento es en general de manera más estable.
Por formula, determinamos RAC2 y RCC2:
[pic]
[pic]
RCC2 = RC2 + RE2 = 1000Ω + RE2
[pic]
Elejimos una alta ganancia en la 2ndaetapa
[pic]
[pic] [pic]
Utilizando un transistor 2N914 de [pic]
[pic]
[pic]
[pic]
[pic]
[pic]
[pic]
[pic]
Con todos estos parámetros se calcula el modelo de diseño.[pic]
[pic]
[pic]
ICQ2 = VCC / (RAC2 + RCC2) = 12 [V]/1700 [Ω] = 7.06 [mA]
Y la corriente ICQ2 será:
[pic]
Así una vez que ya se ha determinado el punto de operación [pic] es...
Leer documento completo
Regístrate para leer el documento completo.