sistemas digitales
Páginas: 4 (956 palabras)
Publicado: 24 de junio de 2013
GUIA EJERCICIOS Y PREGUNTAS
PREPARACION CERTAMEN 17 JUNIO
1.El Flip Flop SR tiene un estado NO PERMITIDO. Suponiendo un FF SR armado con NOR:
a) Explique en qué consiste este estado nopermitido.
b) En qué afecta al funcionamiento del FF anterior la conversión al tipo D.
a)
Consiste en que las salidas del ff se bloquean y no cambian de estado hasta que al circuito se le quita laenergía para luego probar nuevamente.
Para del ff hecho con NOR al aplicar dos 1 (S=R=1) al mismo tiempo ambas salidas se bloquean en un estado bajo o cero lógico.
Para el caso del ff hecho conNAND al aplicar dos ceros (S=R=0) a la vez ambas salidas se bloquean en un estado lógico alto o 1 lógico.
b)
En colocar entre las dos entradas R Y S un inversor.
2. Que se entiende porDECODIFICACION?
Es el proceso por el cual se convierte una serie de símbolos en información entendible por el receptor.
3. Dibuje un circuito que permita obtener una señal BAJA si cuatro entradasDCBA presentan el
estado 1101.
4. . Dibuje el esquema general de una MEMORIA
5. Se desea convertir una tensión cuya frecuencia es de 4000 Hz, con fondo de escala 5V y
con una resoluciónmenor que 1 mV. Determinar
a) Cantidad mínima de bits del conversor
b) Frecuencia de muestreo mínima para un conversor paralelo
a)
N*log2=log5554.55
b)
En un conversorparalelo como todos los datos entran al mismo tiempo la frecuencia de muestreo mínima es igual a la frecuencia de la señal muestreada en este caso 4khz.
6. En un conversor POR PESO de 12 bits, si cadabits demora 500 ns en posicionarse, determine la Máxima frecuencia de señal que se podría procesar en él.
Según teorema de muestreo
La frecuencia máxima de la señal es 83333.33hz
7. En unconversor D/A con 16 bits y fondo de escala 5 V se presenta el número A74F
(Hexadecimal). Calcule la tensión de salida para ese valor.
Q=resolución
Z=numero binario entero de n bits...
PREPARACION CERTAMEN 17 JUNIO
1.El Flip Flop SR tiene un estado NO PERMITIDO. Suponiendo un FF SR armado con NOR:
a) Explique en qué consiste este estado nopermitido.
b) En qué afecta al funcionamiento del FF anterior la conversión al tipo D.
a)
Consiste en que las salidas del ff se bloquean y no cambian de estado hasta que al circuito se le quita laenergía para luego probar nuevamente.
Para del ff hecho con NOR al aplicar dos 1 (S=R=1) al mismo tiempo ambas salidas se bloquean en un estado bajo o cero lógico.
Para el caso del ff hecho conNAND al aplicar dos ceros (S=R=0) a la vez ambas salidas se bloquean en un estado lógico alto o 1 lógico.
b)
En colocar entre las dos entradas R Y S un inversor.
2. Que se entiende porDECODIFICACION?
Es el proceso por el cual se convierte una serie de símbolos en información entendible por el receptor.
3. Dibuje un circuito que permita obtener una señal BAJA si cuatro entradasDCBA presentan el
estado 1101.
4. . Dibuje el esquema general de una MEMORIA
5. Se desea convertir una tensión cuya frecuencia es de 4000 Hz, con fondo de escala 5V y
con una resoluciónmenor que 1 mV. Determinar
a) Cantidad mínima de bits del conversor
b) Frecuencia de muestreo mínima para un conversor paralelo
a)
N*log2=log5554.55
b)
En un conversorparalelo como todos los datos entran al mismo tiempo la frecuencia de muestreo mínima es igual a la frecuencia de la señal muestreada en este caso 4khz.
6. En un conversor POR PESO de 12 bits, si cadabits demora 500 ns en posicionarse, determine la Máxima frecuencia de señal que se podría procesar en él.
Según teorema de muestreo
La frecuencia máxima de la señal es 83333.33hz
7. En unconversor D/A con 16 bits y fondo de escala 5 V se presenta el número A74F
(Hexadecimal). Calcule la tensión de salida para ese valor.
Q=resolución
Z=numero binario entero de n bits...
Leer documento completo
Regístrate para leer el documento completo.