Sistemas FDLL

TECNICA DE TRATAMIENTO DE
SEÑALES PARA DIAGNOSTICO DE
FALLA POR “DIGITAL FREQUENCY
LOCKED LOOP” (DFLL)

Presentado por:
Ing. Arturo Córdoba

INTRODUCCIÓN
En los últimos años se ha hecho ungran esfuerzo
en la estimación de la velocidad mecánica de giro,
además de la posición de los generadores
síncronos de imanes permanentes para evitar la
necesidad de incluir algunos de lossensores de
velocidad o posición de tipo electromecánico.

INTRODUCCIÓN (CONT.)
De allí la importancia de realizar un estudio de
los diferentes métodos utilizados para estimar la
velocidad y laposición para los generadores
síncronos de imanes permanentes, evitando el
uso de algunos sensores o sensores más
sofisticados y cuyos algoritmos sean los más
sencillos, con menor costo computacional conla
finalidad de implementarlo en una máquina
eléctrica (motor, generador, etc).

INTRODUCCIÓN (CONT.)
Esta presentación trata sobre un estudio del
Digital Frequency Locked Loop (Bloqueo debucle
de frecuencia digital sería su traducción al
español), el cual está dividido en tres grandes
partes.
La primera es una explicación de cómo o en que
consiste esta técnica, creador/es;
Lasegunda sección hace una comparación con otros
métodos de tratamiento de señales;
La tercera parte menciona aplicaciones en las cuales
se aplica la técnica comercialmente.

¿EN QUÉ CONSISTE ESTATÉCNICA?
Digital Frequency Locked Loop (DFLL) es un
algoritmo que se utiliza para establecer de
manera precisa una frecuencia del oscilador RC
utilizando una fuente de reloj precisa como
referencia.Esta técnica ofrece muchas ventajas tales como
minimizar arquitectura compleja, bajo consumo
de energía y un máximo aprovechamiento de la
tecnología de integración a gran escala.

¿EN QUÉCONSISTE ESTA TÉCNICA?
Es una evolución de APLL (Analog Phase-Locked
Loop) la cual presentaba problemas en muchas
aplicaciones. Sus dos grandes problemas:
a.

Bloques analógicos en un chip de hoy,...