Sistemas Operativos En Tiempo Compartido

Citación: Vargas, J.R. (2010). Herramienta de software para el desarrollo de descripciones de
hardware utilizando VHDL a partir de modelos gráficos. En: Ingeniería, Vol. 15, No. 1, pág. 35-46.

Herramienta de software para el
desarrollo de descripciones de
hardware utilizando VHDL
a partir de modelos gráficos
A software tool for the development
of graphic-model-based hardwaredescriptions using VHDL
José Roberto
Vargas Rivero
Universidad Distrital
Francisco José de Caldas
Facultad de Ingeniería
jrvargasr@correo.udistrital.edu.co

Resumen
Con el objetivo de agilizar y facilitar el proceso de diseño de
hardware se han realizado investigaciones relacionadas con la generación automática de descripciones VHDL a partir de modelos
gráficos. En este documento se describe unaherramienta de software que permite obtener la descripción VHDL a partir de un
diagrama ASM o de un diagrama de componentes. Esta herramienta tiene la característica de que pueden reutilizarse descripciones
ya creadas como nuevos componentes y la información contenida
en diagramas ASM como parte de nuevos diagramas ASM. La
herramienta es utilizada para generar la descripción VHDL de 15circuitos comunes a partir de sus diagramas de componentes y
ASMs, obteniéndose en un 53% de los casos descripciones equivalentes y en el resto de casos aproximadas.
Palabras clave: VHDL, ASM, componentes, herramienta, XML,
jerarquía.

Abstract
With the purpose of making the process of hardware design
quicker and easier, a number of investigations have been conducted
concerning the automaticgeneration of VHDL descriptions based
on graphic models. In this document, a software tool that generates
VHDL descriptions based on either ASM diagrams or components
diagrams will be presented. The characteristics of this tool allow a
VHDL description already created to be reused like a new
component. Additionally, the information contained in an ASM
diagram can be reused as part of new ASMdiagrams. The tool is
used to generate the VHDL description of 15 well-known circuits
from both their component diagrams and their ASM diagrams,
obtaining an equivalent description in 53% of the cases and
approximate descriptions in the remaining cases.
Key words: VHDL, ASM, components, tool, XML, hierarchy.
INGENIERÍA

• V ol. 15 • No. 1 • ISSN 0121-750X • UNIVERSIDAD DISTRITAL FRANCISCOJOSÉ DE CALDAS

35

Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos

1. Introducción
A medida que el tamaño de los transistores disminuye más funcionalidad puede ser
incluida en un dispositivo como una FPGA (Field Programmable Gate Array) y el sistema
digital a desarrollar puede crecer en tamaño y complejidad; se utilizandos técnicas para
tratar con esta complejidad [1], [2]:
• Considerar niveles de jerarquía.
• Aumentar el nivel de abstracción del lenguaje en el cual el sistema puede ser desarrollado, hacia lenguajes gráficos.
Teniendo como objetivo implementar estas características se han desarrollado herramientas libres [2],[3],[4],[5],[6] que permiten la construcción de modelos gráficos de
diagramas FSM(Finite State Machine) [3] y recientemente de diagramas de estado UML
(Unified Modeling Language) [2], a partir de los cuales puede obtenerse de forma automática la descripción VHDL (Very-high-speed integrated circuits Hardware Description Language)
correspondiente. Sin embargo los diagramas ASM (Algorithmic State Machine) son más
descriptivos que los FSM y se adaptan mejor a diseños máscomplejos debido a su
estructura similar a un diagrama de flujo [4], además de ser una representación alternativa
mucho más común que los diagramas UML para los diseñadores de hardware [1],[7].
Por otra parte los diagramas mencionados permiten hacer descripciones funcionales [1]
y no se cuenta con elementos para desarrollar descripciones estructurales. Por último no
se cuenta con una herramienta...