Sumador 7483
Páginas: 7 (1596 palabras)
Publicado: 29 de septiembre de 2011
Sumadores
En este documento se describe el funcionamiento del circuito integrado 7483, el cual implementa un sumador binario de 4 bits. Adicionalmente, se muestra la manera de conectarlo con otros dispositivos de manera que se amplíen y complementen sus capacidades.
El sumador binario 7483
El circuito integrado 7483 implementa un sumador binario completo de 2 números de 4 bits. Suconfiguración es la que se muestra en la figura 1. Donde: A3-A0 y B3-B0 son los dos números a sumar. Siendo A3 y B3 los bits más significativos, mientras que A0 y B0 son los menos significativos. C0 es el acarreo de entrada. S3-S0 son las salidas del circuito. C4 es el acarreo de salida. En conjunto, C4:S3:S2:S1:S0 forman el resultado de la operación.
Figura 1. Terminales del circuito integrado 7483. Laoperación que realiza este circuito es la que se muestra en la figura 2. Para realizar una suma de dos números utilizando lógica positiva o activo alto, el acarreo de entrada debe tener un valor de 0 lógico. Las conexiones para realizarla se muestran en la figura 3. El circuito de la figura está implementado utilizando el software Quartus II, al igual que los que se muestran en el resto deldocumento. A partir de los siguientes circuitos, se crean símbolos para facilitar las conexiones y la visualización de los mismos. Los detalles de la creación y edición de símbolos en Quartus II no se presentan en este documento. Además, el etiquetado en Quartus II de las terminales del circuito 7483 difiere un poco de las mostradas en el manual técnico del mismo, sin afectar esto a su funcionamiento.Figura 2. Operación realizada por el circuito 7483. Circuitos Digitales Avanzados 1
Universidad Autónoma de Baja California – Facultad de Ingeniería Mexicali
Figura 3. Conexiones recomendadas para el sumador 7483. Internamente, el sumador está implementado como un circuito combinacional. En otras palabras, no utiliza una señal de reloj que coordine el momento en el que se realiza laoperación, por lo que al cambiar cualquiera de los valores de entrada, el resultado se verá afectado de manera casi inmediata. Lo anterior se puede observar en el diagrama de tiempos de la figura 4.
Figura 4. Simulación del funcionamiento del sumador 7483.
Sincronizando el funcionamiento del 7483
Si se requiere que la operación de la suma se realice únicamente cuando los dos valores a sumar yase han introducido al circuito, es necesario agregar un bloque de sincronización al 7483. Se pueden utilizar diversos circuitos síncronos para lograrlo. En este caso, lo ejemplificaremos con el registro 74194. El 74194, al configurarlo en modo de carga paralela, no permite que los datos de entrada se carguen en sus salidas mientras no se proporcione un pulso de reloj. Una propuesta de conexión esla que se muestra en la figura 5.
Figura 5. Se agregan registros en las entradas del sumador para sincronizar su operación. Circuitos Digitales Avanzados 2
Universidad Autónoma de Baja California – Facultad de Ingeniería Mexicali En la figura 5 se utilizan dos símbolos creados a partir de otros circuitos. Se describen a continuación: • Sumador: Este símbolo comprende el circuito de la figura3. Sus terminales se agrupan para facilitar la conexión con los otros componentes del circuito. • Registro: Internamente tiene un registro 74194 configurado en modo de carga paralela. Se deja disponible la terminal de reset (MR) para utilizarla posteriormente. El comportamiento será ahora distinto al presentado en la sección anterior. En el diagrama de tiempos de la figura 6 se observa que lasalida del circuito solamente se modifica al presentarse el pulso de reloj, lo cual se indica en la figura mediante líneas verticales. La terminal de reset se mantiene en un valor de 1 lógico para obtener el comportamiento de carga paralela en los registros.
Figura 6. Simulación del sumador sincronizado. El valor de la suma solamente se modifica cuando se presenta un flanco positivo en la...
En este documento se describe el funcionamiento del circuito integrado 7483, el cual implementa un sumador binario de 4 bits. Adicionalmente, se muestra la manera de conectarlo con otros dispositivos de manera que se amplíen y complementen sus capacidades.
El sumador binario 7483
El circuito integrado 7483 implementa un sumador binario completo de 2 números de 4 bits. Suconfiguración es la que se muestra en la figura 1. Donde: A3-A0 y B3-B0 son los dos números a sumar. Siendo A3 y B3 los bits más significativos, mientras que A0 y B0 son los menos significativos. C0 es el acarreo de entrada. S3-S0 son las salidas del circuito. C4 es el acarreo de salida. En conjunto, C4:S3:S2:S1:S0 forman el resultado de la operación.
Figura 1. Terminales del circuito integrado 7483. Laoperación que realiza este circuito es la que se muestra en la figura 2. Para realizar una suma de dos números utilizando lógica positiva o activo alto, el acarreo de entrada debe tener un valor de 0 lógico. Las conexiones para realizarla se muestran en la figura 3. El circuito de la figura está implementado utilizando el software Quartus II, al igual que los que se muestran en el resto deldocumento. A partir de los siguientes circuitos, se crean símbolos para facilitar las conexiones y la visualización de los mismos. Los detalles de la creación y edición de símbolos en Quartus II no se presentan en este documento. Además, el etiquetado en Quartus II de las terminales del circuito 7483 difiere un poco de las mostradas en el manual técnico del mismo, sin afectar esto a su funcionamiento.Figura 2. Operación realizada por el circuito 7483. Circuitos Digitales Avanzados 1
Universidad Autónoma de Baja California – Facultad de Ingeniería Mexicali
Figura 3. Conexiones recomendadas para el sumador 7483. Internamente, el sumador está implementado como un circuito combinacional. En otras palabras, no utiliza una señal de reloj que coordine el momento en el que se realiza laoperación, por lo que al cambiar cualquiera de los valores de entrada, el resultado se verá afectado de manera casi inmediata. Lo anterior se puede observar en el diagrama de tiempos de la figura 4.
Figura 4. Simulación del funcionamiento del sumador 7483.
Sincronizando el funcionamiento del 7483
Si se requiere que la operación de la suma se realice únicamente cuando los dos valores a sumar yase han introducido al circuito, es necesario agregar un bloque de sincronización al 7483. Se pueden utilizar diversos circuitos síncronos para lograrlo. En este caso, lo ejemplificaremos con el registro 74194. El 74194, al configurarlo en modo de carga paralela, no permite que los datos de entrada se carguen en sus salidas mientras no se proporcione un pulso de reloj. Una propuesta de conexión esla que se muestra en la figura 5.
Figura 5. Se agregan registros en las entradas del sumador para sincronizar su operación. Circuitos Digitales Avanzados 2
Universidad Autónoma de Baja California – Facultad de Ingeniería Mexicali En la figura 5 se utilizan dos símbolos creados a partir de otros circuitos. Se describen a continuación: • Sumador: Este símbolo comprende el circuito de la figura3. Sus terminales se agrupan para facilitar la conexión con los otros componentes del circuito. • Registro: Internamente tiene un registro 74194 configurado en modo de carga paralela. Se deja disponible la terminal de reset (MR) para utilizarla posteriormente. El comportamiento será ahora distinto al presentado en la sección anterior. En el diagrama de tiempos de la figura 6 se observa que lasalida del circuito solamente se modifica al presentarse el pulso de reloj, lo cual se indica en la figura mediante líneas verticales. La terminal de reset se mantiene en un valor de 1 lógico para obtener el comportamiento de carga paralela en los registros.
Figura 6. Simulación del sumador sincronizado. El valor de la suma solamente se modifica cuando se presenta un flanco positivo en la...
Leer documento completo
Regístrate para leer el documento completo.