tareas
Páginas: 3 (700 palabras)
Publicado: 2 de mayo de 2013
UNIVERSIDAD NACIONAL MAYOR
DE SAN MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)
FACULTAD DE INGENIERIA ELECTRONICA, ELECTRICA Y TELECOMUNICACIONES
INFORME PREVIO
CURSO :Microelectrónica
PROFESOR : Dr. Alarcón Matutti Rubén
CICLO : IX
ALUMNOS : Medina López Walter 08190139Ciudad Universitaria,Abril 2013
CUESTIONARIO PREVIO N°1
1) Presentar el LAYOUT realizado del inversor (inv.msk). Considerar para el LAYOUT el esquema de la fig. A y lafig. B del diagrama de barras (STICK). Tratar de conseguir un LAYOUT de dimensiones mínimas.
2) Para el LAYOUT del inversor, hallar las dimensiones (W/L) de los transistores, la frecuenciamáxima de operación y dar respuesta escrita a todas las interrogantes de la guía. En laboratorio se pide responder dichas preguntas.
Las dimensiones del transistor NMOS son:
W=0.75µm
L=0.25µm
Lasdimensiones del transistor PMOS son:
W=0.75µm
L=0.25µm
La frecuencia máxima de operación es de 0.909GHz.
El transistor PMOS está ubicado a la izquierda, el transistor NMOS está ubicado a laderecha en la siguiente vista 3D.
En la vista 2D se puede observar el pozo NWell de color verde crema sobre el sustrato color plomo, la difusión P+ de colo marrón, la difusión N+ de color verde, loscontactos de color morado, el metal 1 de color azul y el polisilicio de color rojo.
3) Extraer la descripción CIR (Spice) y la descripción CIF (Caltech Intermediate Form) del inversor. En cadacaso, establecer las reglas principales de sintaxis y describir sus contenidos. Buscar en internet la información necesaria.
CIRCUIT F:\LAB1 MICRO\inv.MSK
*
* IC Technology: ST 0.25µm - 6 MetalTecnología empleada; la estándar (default)
*
VDD 1 0 DC 2.50
VEntrada 6 0 PULSE(0.00 2.50 0.50N 0.05N 0.05N 0.50N 1.10N)
Sintaxis de la señal de entrada
(nivel en bajo - nivel en alto - período...
DE SAN MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)
FACULTAD DE INGENIERIA ELECTRONICA, ELECTRICA Y TELECOMUNICACIONES
INFORME PREVIO
CURSO :Microelectrónica
PROFESOR : Dr. Alarcón Matutti Rubén
CICLO : IX
ALUMNOS : Medina López Walter 08190139Ciudad Universitaria,Abril 2013
CUESTIONARIO PREVIO N°1
1) Presentar el LAYOUT realizado del inversor (inv.msk). Considerar para el LAYOUT el esquema de la fig. A y lafig. B del diagrama de barras (STICK). Tratar de conseguir un LAYOUT de dimensiones mínimas.
2) Para el LAYOUT del inversor, hallar las dimensiones (W/L) de los transistores, la frecuenciamáxima de operación y dar respuesta escrita a todas las interrogantes de la guía. En laboratorio se pide responder dichas preguntas.
Las dimensiones del transistor NMOS son:
W=0.75µm
L=0.25µm
Lasdimensiones del transistor PMOS son:
W=0.75µm
L=0.25µm
La frecuencia máxima de operación es de 0.909GHz.
El transistor PMOS está ubicado a la izquierda, el transistor NMOS está ubicado a laderecha en la siguiente vista 3D.
En la vista 2D se puede observar el pozo NWell de color verde crema sobre el sustrato color plomo, la difusión P+ de colo marrón, la difusión N+ de color verde, loscontactos de color morado, el metal 1 de color azul y el polisilicio de color rojo.
3) Extraer la descripción CIR (Spice) y la descripción CIF (Caltech Intermediate Form) del inversor. En cadacaso, establecer las reglas principales de sintaxis y describir sus contenidos. Buscar en internet la información necesaria.
CIRCUIT F:\LAB1 MICRO\inv.MSK
*
* IC Technology: ST 0.25µm - 6 MetalTecnología empleada; la estándar (default)
*
VDD 1 0 DC 2.50
VEntrada 6 0 PULSE(0.00 2.50 0.50N 0.05N 0.05N 0.50N 1.10N)
Sintaxis de la señal de entrada
(nivel en bajo - nivel en alto - período...
Leer documento completo
Regístrate para leer el documento completo.