Tecnico en computacion

Teorico:

Respuestas cortas:
1- ¿Qué bandera se utiliza para habilitar las interrupciones internas? Pag 163
Ninguna.
2- ¿Qué tipo de error comprueba la instrucción INTO? Pag 267
Overflow; OF=1
3- ¿Estoy en lo cierto si digo que LRU es el algoritmo de sustitución mediante el cual se elimina arbitrariamente una vía en una cache asociativa de n vías? Pag 141
No, es el que borra el que menosse uso recientemente
4- ¿Cuál es el efecto de la ejecución de la instrucción ROR AX,1? Pag 329
Rota 1 bit a la derecha los bits de AX
5- ¿Es significativa la información del campo base de un descriptor de segmento si su bit de presencia indica ausente?¿Porque? pag 184
No, al estar ausente se desconoce la base.
6- ¿Estoy en lo cierto si digo que el bit de granularidad indica que la paginaesta segmentada? Pag 185
No, indica que el segmento esta paginado
7- ¿Cuáles son los registros de uso del programador de aplicaciones que contienen la base de un segmento de modo real? Pag 156
Registros de Segmento: CS, DS, SS, ES, FS, GS (multiplicados por 16)
8- ¿Existe alguna forma de identificar un código de operación no válida? Pag 269
Si, mediante una excepción. (Flag UD)
9- Con dos otres palabras como max. Indique que es una pila
Acumulador de datos
10- ¿Cuál es el registro que apunta a la primera posición vacia de la pila?
SP
11- ¿Cuál es el criterio de acceso que se utiliza para acceder a ella?
Con los registros SP y BP ingresando los datos de modo LIFO
12- ¿Qué instrucciones assembler conoce que permitan transferir datos desde ella y hacia ella?
Pop y Push
13-Estructura de dato utilizada, en ocasiones, para resguardar l contenido de los registros de CPU
Pila
14- Metodo que actualiza la memoria desde cache por cada vez que se escribe en ella
Escritura inmediata
15- Conjunto de registros de la CPU utilizados para contener la entidad “base” en una dirección segmentada
Registros de segmento
16- Registro de 32 bits que actua como puntero de instrucción
EIP17- Caso en que la referencia a memoria del operando se encuentra directamente en la instrucción
Modo directo
18- Memoria de poca capacidad que específicamente guarda la dirección lineal y la dirección física de las ultimas 32 paginas de código accedidas dentro del microprocesador
TLB
19- ¿Cuál es la ultima dirección accesible en un segmento virtual determinada por el campo limite de sudescriptor? (en hexadecimal)
FFFFF
20- Señal de solicitud de pedido de atención por parte de un dispositivo externo a la cpu
IRQ
21- ¿Qué es una doble falta?
Cuando mientras se está atendiendo una excepción, se produce otra.
22- Si para resguardar el entorno de CPU se ejecutaron las siguientes instrucciones Secuencia: PUSH reg n, PUSH reg n+1, PUSH reg n+2. ¿Cuáles serían las intrucciones y enqué orden orden se deben ejecutar para restaurar correctamente la información de los registros?
Pop regn+2, Pop regn+1, Pop regn
23- Identifique un registro visible al que debe hacer referencia una instrucción que utiliza para obtener el operando el modo implícito
NINGUNO
24- ¿Cuál es el criterio de acceso que se utiliza para acceder a la memoria de etiquetas de una cache totalmente asociativa?La parte ‘etiqueta’ de la dirección solicitada se compara con cada una de las etiquetas de la cache
25- Indique los pasos necesarios a nivel ejecución para determinar si el operando 1 es distinto del operando 2
Podés restar ambos operandos (con la instrucción SUB) y chequear el flag indicador de cero (ZF), si vale 1 quiere decir que son iguales, es decir que la resta dió cero.
26- Estructurade dato utilizada para resguardar el contenido de los registros de CPU
----
27- Como se denomina genéricamente a las distintas formas de actualizacion de memoria principal? Cual es el método que actualiza la memoria desde cache por cada vez que se escribe en ella.
a) ¿? b) Actualización por escritura inmediata
28- Cual es la finalidad de los registros de segmento?
Identificar la base de...