TELEXFREE

COORDINACIÓN DE INGENIERÍA ELECTRÓNICA

SIMULACRO PARA LOS EXÁMENES DE ESTADO DE CALIDAD DE LA
EDUCACIÓN SUPERIOR ECAES EN ING. ELECTRÓNICA
IMPORTANTE:
•
•
•
•
•

Este simulacro es realizado desde la coordinación de Ingeniería Electrónica con la
colaboración de los docentes del área de Electrónica.
Las siguientes preguntas se realizaron de manera voluntaria por parte de los
docentesy ad_honorem.
Es necesario aclarar que este simulacro es una aproximación a las posibles
preguntas (con el tipo de preguntas que formula el ICFES) que se efectuaran en
los exámenes de estado de calidad de la educación superior ECAES.
Las preguntas a continuación son solo del área de electrónica.
El número de preguntas en las diferentes subareas de electrónica puede que no
coincida con elnúmero real con las especificadas en los exámenes de estado de
calidad de la educación superior para ingeniería electrónica, pero lo que
queremos efectuar es una preparación para tal prueba.

ÁREA DE DIGITALES
1.

La función de la entrada de reloj en un flip-flop es para:
a)
b)
c)
d)

2.

Un flip-flop J-K con J=1 y K=1 tiene una entrada de reloj de 10 Khz. La salida Q es
a)
b)
c)d)

3.

borrar el dispositivo
activar (set) el dispositivo
obligar siempre a la salida a cambiar de estado
obligar a la salida a asumir un estado que depende de las entradas de
control (S-R, J-K o D)

constantemente un nivel ALTO
constantemente un nivel BAJO
una señal cuadrada de 10 Khz.
una señal cuadrada de 5 Khz.

En un contador BCD 8421.cual de los siguiente estados es un estadono valido?
a.
b.
c.
d.

1100
0010
0101
1000

SIMULACRO ECAES

1

COORDINACIÓN DE INGENIERÍA ELECTRÓNICA

4.

Se aplica una frecuencia de reloj de 10 Mhz a un contador en cascada formado
por un contador de modulo 5, un contador de modulo 8,y dos contadores de
modulo 10. la frecuencia de salida mas baja posible es:
a.
b.
c.
d.

5.

Para cargar en paralelo un byte dedatos en un registro de desplazamiento con
una carga sincrona , es necesario:
a.
b.
c.
d.

6.

Reemplazada periódicamente
Refrescada periódicamente
Habilitada siempre
Programada antes de cada uso

los dispositivos de almacenamiento óptico emplean
a.
b.
c.
d.

9.

80 µs
8 µs
80 ms
10 µ s

Una DRAM debe ser:
a.
b.
c.
d.

8.

Un impulso de reloj
Un impulso de relojpara cada 1 que contiene el dato
Ocho impulsos de reloj
Un impulso de reloj para cada 0 que contiene el dato

Con una frecuencia de reloj de 100khz, ocho bits se pueden introducir en serie en
un registro de desplazamiento en:
a.
b.
c.
d.

7.

10 Khz.
2.5 Khz.
5 Khz.
25 Khz.

luz ultravioleta
campos electromagnéticos
acopladores ópticos
Láseres.

Una memoria de 256 direccionestiene
a.
b.
c.
d.

256 líneas de dirección
6 líneas de dirección
1 línea de dirección
8 líneas de dirección

SIMULACRO ECAES

2

COORDINACIÓN DE INGENIERÍA ELECTRÓNICA

10.

En un convertidor digital – analógico (DAC) con ponderación binaria, las
resistencias de entrada
a.
b.
c.
d.

11.

La mayoría de los dispositivos realizan la interfaz con un bus mediante
a.
b.c.
d.

12.

Salidas tótem – pole
Excitadores triestado
Transistores pnp
Resistencias

los datos que se almacenan en una determinada dirección de una memoria de
acceso aleatorio (RAM) se pierden cuando
a.
b.
c.
d.

13.

se apaga la alimentación
se leen los datos de dicha dirección
se escriben nuevos datos en dicha dirección
las respuestas (a) y (c)

Si una señal tiene unafrecuencia máxima de B Hz., entonces la frecuencia de
muestreo que debe utilizarse en el proceso de conversión A/D debe ser mayor a
2B Hz.,
1.
2.
3.
4.
5.

14.

Determinan la amplitud de la señal analógica
Determinan los pesos de las entradas digitales
Limitan el consumo de potencia
Evitan cargar a la fuente

PORQUE
De lo contrario se produciría interferencia entre símbolos
De lo...