Teoria de Au
Páginas: 3 (596 palabras)
Publicado: 23 de noviembre de 2013
CODIFICADORES CON
PRIORIDAD
- Codificadores
- Codificadores con prioridad
- Implementación lógica de un codificador con prioridad
- Descripción VHDL
- Familia lógica 74
- Problemas Codificadores
-Es un circuito digital que realiza la operación
inversa de la que efectúa un decodificador.
- Convierte la información de un numero de
entradas M a N bits de salida, donde M ≤ 2N . Lassalidas generan el código binario correspondiente
al valor de entrada.
- Lo normal es que se realicen codificadores de 2N
entradas y N salidas (a binario).
- En general este tipo de codificadorpuede
construirse a partir de n compuertas OR de 2n-1.
A continuación mostramos la tabla de verdad, las ecuaciones de salida y
la implementación con puertas OR de un codificador de 8 entradas y 3salidas:
A2 = I4 + I5 + I6 + I7
A1 = I2 + I3 + I6 + I7
A0 = I1 + I3 + I5 + I7
Entradas
Salidas
I0
I1
I2
I3
I4
I5
I6
I7
A2
A1
A0
1
0
0
0
0
00
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
0
00
0
1
0
0
0
1
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
0
0
0
0
1
0
1
1
0
0
0
0
0
0
0
0
1
11
1
Entradas
Salidas
I0
I1
I2
I3
I4
I5
I6
I7
X
Y
Z
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
01
0
0
1
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
10
0
1
0
1
0
0
0
0
0
0
1
0
1
1
0
0
0
0
0
0
0
0
1
1
1
1
- Por ejemplo, supongamos que las entradas I2 e I4 del...
PRIORIDAD
- Codificadores
- Codificadores con prioridad
- Implementación lógica de un codificador con prioridad
- Descripción VHDL
- Familia lógica 74
- Problemas Codificadores
-Es un circuito digital que realiza la operación
inversa de la que efectúa un decodificador.
- Convierte la información de un numero de
entradas M a N bits de salida, donde M ≤ 2N . Lassalidas generan el código binario correspondiente
al valor de entrada.
- Lo normal es que se realicen codificadores de 2N
entradas y N salidas (a binario).
- En general este tipo de codificadorpuede
construirse a partir de n compuertas OR de 2n-1.
A continuación mostramos la tabla de verdad, las ecuaciones de salida y
la implementación con puertas OR de un codificador de 8 entradas y 3salidas:
A2 = I4 + I5 + I6 + I7
A1 = I2 + I3 + I6 + I7
A0 = I1 + I3 + I5 + I7
Entradas
Salidas
I0
I1
I2
I3
I4
I5
I6
I7
A2
A1
A0
1
0
0
0
0
00
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
0
00
0
1
0
0
0
1
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
0
0
0
0
1
0
1
1
0
0
0
0
0
0
0
0
1
11
1
Entradas
Salidas
I0
I1
I2
I3
I4
I5
I6
I7
X
Y
Z
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
01
0
0
1
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
10
0
1
0
1
0
0
0
0
0
0
1
0
1
1
0
0
0
0
0
0
0
0
1
1
1
1
- Por ejemplo, supongamos que las entradas I2 e I4 del...
Leer documento completo
Regístrate para leer el documento completo.