Tesis ing informatica

Estudio, An´lisis y Modelado de a Memorias Cach´ Compartidas e Bajo Administraci´n Din´mica o a
Tesis de Grado en Ingenier´ Inform´tica ıa a

Alumno: Carballal Abarz´a Claudio u

Director: Dr. Ing. Jos´ Luis Hamkalo e

Facultad de Ingenier´ ıa Universidad de Buenos Aires

Mayo de 2011

You can’t always get what you want. But if you try sometime, you just might find, you get what you need.

TheRolling Stones, 1968.

Resumen

Los desarrollos de las arquitecturas multi-n´cleo o Chip Multi-Processors u (CMP) marcaron una mejora notable en el desempe˜o de las aplicaciones, ya n que proporcionan una manera eficiente de ejecutar m´ltiples de estas, o a una u misma (a trav´s de diferentes subtareas) en forma simult´nea. Esta mejora en e a la eficiencia de la ejecuci´n se logra al contar conm´ltiples unidades de proceo u samiento individuales que tienen disponibles recursos de memoria privados y compartidos. En la actualidad, algunas arquitecturas de procesadores cuentan con m´ltiples niveles de memoria cach´. Por simplicidad y desempe˜o, algunos u e n niveles se mantienen como privados para cada n´cleo de un procesador, mientras u que otras arquitecturas exploran compartir el ultimo nivelde memoria cach´ en´ e tre diferentes n´cleos del mismo procesador. u Las memorias cach´ compartidas aportan grandes beneficios al desempe˜o, e n ya que en el caso extremo de un s´lo n´cleo en ejecuci´n con los dem´s sin activio u o a dad, el proceso ejecut´ndose, dispondr´ de toda la memoria cach´ compartida a ıa e que es de mayor tama˜o que las usadas como privadas para cada n´cleo. Aunque, n udebido a este mayor tama˜o, posee una mayor latencia la cual es propagada a n los niveles superiores de la jerarqu´ ıa. Por otro lado, la pol´ ıtica de reemplazo LRU comunmente utilizada en las memorias cach´, no distingue entre los diferentes procesos y su distinta localidad e de datos a lo largo de su ejecuci´n, lo cual aumenta la congesti´n al aumentar la o o cantidad de procesos en ejecuci´nsimult´nea. La ausencia de aislamiento y ado a ministraci´n en el uso del espacio en memoria cach´ resulta en una degradaci´n o e o del desempe˜o de los procesos en ejecuci´n. Por estos motivos se hace necen o sario proponer pol´ ıticas de administraci´n de los recursos a fin de minimizar los o efectos antes descriptos. En la b´squeda por lograr este objetivo, en la primera parte de esta tesis se uanaliza el estado del arte en la administraci´n din´mica de memorias cach´ y se o a e presenta una herramienta p´blica y de c´digo abierto, que permite capturar y u o procesar al vuelo, mediante m´dulos intercambiables, las instrucciones de m´ltio u ples procesos en ejecuci´n simult´nea. Esta herramienta utiliza el framework o a PIN para realizar la instrumentaci´n din´mica de los procesosejecutados y un o a Controlador de Procesos que administra la ejecuci´n paso a paso de estos y o env´ la informaci´n recolectada a los m´dulos de procesamiento. ıa o o En la siguiente parte, se presenta una nueva pol´ ıtica de administraci´n o din´mica, que busca mejorar el desempe˜o global de las aplicaciones utilizando a n una m´trica para medir la necesidad del espacio ocupado por cada proceso en e lamemoria cach´ compartida, utilizando la clasificaci´n de desaciertos D3C. e o

i

Se finaliza con el an´lisis de los resultados obtenidos, al simular con la hea rramienta previamente presentada, un grupo seleccionado de benchmarks de la SPEC CPU 2006 agrupados como conjuntos de prueba. Este an´lisis final, tiene a en cuenta las m´tricas de la tasa de desaciertos, el IPC y el ancho de banda elogrado por la nueva pol´ ıtica de administraci´n presentada aqu´ comparada o ı, con la pol´ ıtica de administraci´n Capitalista, utilizada como referencia en los o trabajos relacionados. Se concluye que la pol´ ıtica de administraci´n desarrollada logra una menor o tasa de desaciertos en la memoria cach´ de tipo compartido en forma global e para cada conjunto de prueba estudiado. Ciertos procesos...