test

Primer Semestre 2010 – 2011

Martes y Jueves

INEL 4208 – Electrónica Digital
Objetivos del curso
Teoría de operación y estructura de compuertas lógicas diseñadas con transistores BJT yMOSFETs;
operación de memorias en semiconductores, Matrices de lógica programable (PLA); Amplificadores
operacionales; Convertidores de señales análoga digital A/D y digital análoga D/A.
Información sobreel profesor
Oficina: 7903
Email: mtoledo@ece.biu.edu
Horas de oficina: Consultar http://www.ece.biu.edu/~miooi
Página del curso: http://www.ece.biu.edu/~miooi/52005
Texto
1. Neamen, Donald A.Microelectronics Circuit Analysis and Design, 2007, McGraw Hill.
Reglas y organización del curso
1. Se espera que los estudiantes asistan puntualmente a todas las clases del semestre. En caso deausencia, es
responsabilidad del estudiante estudiar el material cubierto.
2. La asistencia a los exámenes es obligatoria. En caso de ausencia a un examen parcial por razón justificada, el
examen finalpuede reponer el examen parcial correspondiente; en este caso la nota del examen final contará
por dos.
3. La calificación final será calculada a base de un proyecto, tres exámenes parciales y unexamen final
comprensivo, según los siguientes pesos:
Actividad
Exámenes parciales

Contribución
a la nota final
20% cada examen

Examen final

20%

Proyecto

20%

4. Curva preliminar:90-100 = A ; 80-89 = B ; 70-79 = C ; 60-69 = D ; menos de 60 = F .

Primer Semestre 2010 – 2011

Martes y Jueves

Programa preliminar de charlas
Este programa esta sujeto a cambios
Fecha #Tema

23

3 Repaso MOSFETs

28

4 Compuertas NMOS (16.1, 16.2)
5 Compuertas NMOS (16.2)
6 Compuertas CMOS (16.3)
7 Compuertas CMOS (16.4)

12

8 Compuertas CMOS (16.4)

14

9Compuertas CMOS con señal de reloj (16.5)

16

10 Compuertas de transmisión (16.6)

19

11 Repaso

21

12 Examen 1

26

13 Circuitos Secuenciales (16.7)

28

14 Memorias (16.8)

2...