Transferencia de datos entre memorias eeprom y ram

Resumen - En este documento se explica de forma detallada el diseño y funcionamiento de un multiplicador para datos de entrada de 16 bits, basado en el algoritmo de sumas y desplazamientos. Para la primera parte se presenta y se analiza la unidad operativa utilizada para implementar la multiplicación. Posteriormente se muestra la explicación del algoritmo usado para la operación, buscandomostrar de forma fácil las diferentes etapas necesarias para efectuar el algoritmo de sumas y desplazamientos, a partir de esto, se procede a diseñar el controlador que actuará sobre la unidad operativa. Se procede luego, a realizar el debido diseño en Quartus, tanto de la unidad operativa como de la unidad de control con el fin de presentar las diferentes simulaciones. Finalmente se presentan algunassugerencias del diseño y las conclusiones derivadas de la parte práctica.

INTRODUCCION

Para el desarrollo de esta práctica se usaran dos tipos de memorias, las memorias RAM y las memorias ROM, en la memoria RAM se almacenarán determinados datos, mientras que de la memoria ROM solo se leerán datos debido a que estas son solo de lectura.
La práctica se basa en mostrar el funcionamiento yla transferencia de información que ocurre en el circuito mostrado en la figura 1. Para asegurar la correcta circulación y funcionamiento del sistema, se debe una máquina de estados FSM que permita controlar todo el proceso, de tal forma de que no se produzcan errores entre lecturas y escrituras. Hay varios aspectos que se deben tener en cuenta, durante el diseño de la FSM. Lo primero, es que senecesitan buses Tri-estado para leer en las memorias (RAM y ROM) y el registro que debe leer sobre el bus principal del circuito, de esta forma se garantiza una forma de protección.
Como la máquina de estados debe interactuar con el usuario, y como la misma opera a una gran velocidad (velocidad de máquina), deben existir ciertos estados de espera en donde se pueda ingresar el dato con el que setrabaja y visualizar los datos en los displays de salida, de otra forma sería imposible que el usuario interactúe con la FSM.
Teniendo esto en cuenta, las señales que recibirá el controlador para llevar a cabo toda la operación, serán: una señal de LOAD que permite cargar el dato que introduce el usuario por medio de los Dipswitch, una señal de START, que permite establecer cuando debe comenzarla FSM a realizar la operación, una señal VIEW que permite visualizar los datos almacenados en la RAM, la señal NEXT que muestra el siguiente dato almacenado en la memoria RAM y como toda máquina debe tener una señal de RESET y la señal de reloj.
Con todas estas consideraciones para tener en cuenta, se realiza el diseño de la máquina de estado mediante lenguaje VHDL, con el fin de facilitar yagilizar la etapa de diseño.

Resultados y análisis

Antes de comenzar a realizar cualquier tipo de diseño se debe primero analizar y comprender la unidad operativa sobre la que se trabajará. Para esto, se presenta a continuación el diagrama de bloques de todo el circuito y se explica paso a paso las correspondientes transferencias que se realizan durante cada estado.

[pic]
Fig.1.Diagrama de bloques de la unidad operativa sobre la que se trabaja.

Como se observa del diagrama, existe un bus principal por el cual viajan los datos y por esta razón las salidas de la ROM1, ROM2, R1 y RAM, deben ser tri-estado. Existe también un contador que tiene la función de indicar la dirección de lectura para las ROMs y de escritura y lectura para la RAM dependiendo del estado en el que seencuentre. Además también se usará un bloque que transforma lo datos recibidos en binario a un dato en hexadecimal que pueda observarse fácilmente en los displays. Ahora se explica el funcionamiento del circuito paso a paso.
En el estado de inicio o de reposo pueden suceder dos situaciones, que el usuario aplique la señal de START o que aplique la señal de VIEW. Si la señal START es aplicada,...