Transparencias PCI

ARQUITECTURA DE
COMPUTADORES
DESCRIPCIÓN BUS PCI
(Tema 1: Conexión Externa de
Procesadores. Buses)

http:// www.atc.us.es

Índice
1.
2.
3.
4.
5.
6.
7.
8.
9.

Características bus PCI
Señales PCI
Transferencias PCI
Comandos PCI
Configuración PCI
Condiciones de terminación por parte del target.
Arbitración y Bus Mastering
Extensión de 64 bits
PCI a 66 MhzCaracterísticas bus PCI (1)
• Bus alto ancho de banda: desde 132 MB/s hasta
528MB/s
• Versión a 33 Mhz y a 66 Mhz
• Versión de 32 y 64 bits de ancho de bus.
• Versión a 5V y a 3.3V
• Transferencias en ráfaga para mejorar eficiencia.
• Limitada la latencia máxima de los dispositivos.
• Posibilidad bus mastering (arbitración bus).

Características bus PCI (2)
• Datos y direcciones multiplexados paraahorrar líneas.
• Independiente de la plataforma.
– Extensiones ROM para varias plataformas: posibilidad de tener tarjetas
PCI con memoria ROM

• 32 dispositivos por bus, 8 funciones por dispositivo.
• Posibilidad de tener diferentes puentes interconectados
buses PCI independientes
– Ej.: Bus PCI 5v, 33Mhz, 32 bits y bus PCI 3.3v, 66Mhz y 64bits

• Posibilidad bus mastering (arbitraciónde buses).
– Arbitración oculta para mejor aprovechamiento del bus

• Soporte dispositivos plug and play (espacio configuración
programable por el S.O.)
• Señal de paridad para garantizar integridad de los datos.

Sistema general con bus PCI

Señales bus PCI (1)

Señales bus PCI (2)
• Principales grupos de señales:
–
–
–
–
–
–

Datos y dirección
Control de la interfaz(FRAME#, DEVSEL#, etc)
Señalización de errores (PERR# y SERR#)
Arbitración (REQ# y GNT#)
Sistema (CLK y RST#)
Extensiones 64 bits (AD[63..32], C/BE[7..4],
REQ64#, ACK64#)
– Interrupción (INTA#..INTD#)

Señales bus PCI (3):
Líneas de datos y dirección
• Datos y dirección:
– Bus multiplexado direcciones/datos: AD[31..0]
• Líneas dirección AD[31..0] dirección de los accesos
a memoria o aentrada/salida.
• Líneas dedicadas a datos AD[31..0]: durante fase de
datos

– Bus comando/byte enable: C/BE[3..0]#
• Comando durante dirección
• Habilitación de bytes durante datos

– Línea de control de paridad
• Paridad par de AD[31..0] y C/BE[3..0]#

Señales bus PCI (4):
Señales de control del interfaz
•
•
•
•

FRAME#: Inicio y final de transacciones
IRDY#: DispositivoInitiator Ready
TRDY#: Dispositivo Target Ready
DEVSEL#: Dispositivo seleccionado (señal
del Target)
• STOP#: Interrupción de la transacción
(señal del Target)
• IDSEL: Selección para configuración

Señales bus PCI (5):
Otros grupos señales
• Señalización de errores:
– PERR#: Indica errores de paridad
– SERR#: Indica errores graves del sistema

• Arbitración (sólo dispositivos master)
–REQ#: Solicitud del bus
– GNT#: Concesión del bus

• Sistema:
– CLK: Reloj del sistema
– RST#: Señal de reset (inicialización)

• Interrupción (hasta 4 interrupciones Hw por parte
del dispositivo PCI):
– INTA# .. INTD#

Transferencias PCI (1)
• Transferencia entre dos dispositivos:
– Master: Iniciador de la transferencia
– Target: Objeto de la transferencia
– Existe ciclo especial“broadcast” para enviar mensajes a
todos los dispositivos del bus

• Bus multiplexado: una transferencia se divide en
dos fases:
– Fase de dirección: se indica la dirección
– Fase de datos: se transfieren los datos

Transferencias PCI (2):
Fase de Direccionamiento
• Fase de dirección:
– Tiene lugar al comenzar la transacción.
– Se indica la dirección desde la que leer o hacia
la queescribir los datos.
– Mediante el comando se indica:
•
•
•
•

Lectura o escritura
Memoria o Entrada/Salida
Accesos avanzados (read line, read multiple, etc.)
Comandos adicionales (interrupción, ciclos
especiales)

Transferencias PCI (3):
Fase de transferencia de datos
– Fase de Datos:
• Puede haber una o más fases de datos en una
transferencia donde se transmiten datos...