Ttl Circuito Combinacional

TEMA 4

ANÁLISIS Y DISEÑO DE CIRCUITOS
COMBINACIONALES

TEMA 4: ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES

1

PUERTAS Y FAMILIAS LÓGICAS

1.1 Puertas lógicas
Los operadores lógicos más comunes pueden realizarse mediante circuitos
electrónicos en los cuales se sustituyen los valores lógicos, 0 y 1 por
niveles de tensión(voltaje) o corriente(intensidad). Estos circuitos querealizan operaciones lógicas se denominan PUERTAS LÓGICAS
Estas puertas lógicas pueden diseñarse de forma discreta o en forma de
circuito integrado.

Los CI presentan otras ventajas:
•
•
•
•
•

bajo coste
bajo consumo
alta fiabilidad
velocidad de operación alta
reduce el número de conexiones externas

Según la escala de integración, los circuitos pueden clasificarse en:
• SSI (SmallScale of Integration). Pequeña escala de integración. 1
B

F

>1
c
d

&

D

TEMA 4: ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES

16

Paso 1:

A = a’
B= b+c

Paso 2 y 3: Se etiquetan las restantes puertas hasta llegar a F
C=A•b
D=(B•d)’
F=C+D
Paso 4: Se sustituyen en F las etiquetas, de forma sucesiva, hasta conseguir
la expresión final
F= A•b + (B•d)’ = a’b+B’+d’ =a’b + (b+c)’ + d’ = a’b + b’c’ +d’
2.1 Análisis temporal de circuitos combinacionales
El análisis temporal de la salida de un circuito es una representación de la
evolución de los niveles de tensión de dicha salida del circuito en el
tiempo, para una evolución determinada en las entradas del mismo.
El análisis temporal puede afrontarse de varias formas distintas.
Ejemplo: Se desearepresentar la salida del siguiente circuito para una
evolución de las entradas x,z,y mostrada en los cronogramas

x
z

1

&

B

x

1

>1

&

A

f

t
z

y=1

t
El análisis lógico de este circuito permite expresar f=x’z’ + yxz cuya tabla
de verdad es

TEMA 4: ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES

17

xyz
000
001
010
011
100
101
110
111

f
1
0
1
00
0
0
1

x
0

0

0

1

1

0

0
t

z
0

1

0

0

1

1

0
t

f
1

1

1

1
t

Este mismo resultado podría haberse obtenido dibujando todas las formas
de onda de las salidas de las puertas del circuito hasta obtener la salida f.

x
t
z

x
z

t

1

&

B

B

1

>1

f

t
A

&
y=1

A

t
f
1

1

1

1
t

TEMA 4:ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES

18

El análisis temporal del ejemplo anterior, no contempla los posibles
retrasos de las puertas lógicas (tiempo de propagación –tp-)

x
t
z
t
x'
t
z'
t
B
t
A

t
f
t

x
z

1

&

B

1

>1

&

f

A

y=1

TEMA 4: ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES

19

2.1.1 Azares
Al hacer el estudio temporalde la salida de algunos circuitos en los que se
contemplan los fenómenos de retrasos de las puertas puede aparecer
discrepancias (a modo de pulsos estrechos) en la salida de los mismos con
respecto al estudio lógico. Estos pulsos se denominan azares.
Ejemplo: Se realizará una análisis lógico y temporal del circuito de la
figura siguiente en el que la puerta NAND tiene un retardo de 20ns, lapuerta OR, de 10ns y la AND de 1ns
1
a

&
A

f
&
b
>1

0

La salida f= a*b = A’*A = 0

A
20ns

t

a

b

t

10ns

t
f (sin retraso)

Azar
t

TEMA 4: ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES

20

3. DISEÑO DE CIRCUITOS COMBINACIONALES
El diseño de circuitos combinacionales trata el problema inverso al análisis:
a partir de una especificación inicial,se trata de determinar las ecuaciones
boolenas (o tabla de verdad) que satisfaga dicha especificación y, de estas,
el esquema del circuito.
Ejemplo: Se desea diseñar un sistema de aviso muy simple para un coche,
que debe operar del siguiente modo:
- Si el motor está apagado y las puertas abiertas, sonará una alarma
- Si el motor está encendido y el freno de mano está puesto,
también...