Uned Ingenieria de Computadores 2

TEMA 1: PROCESADORES SEGMENTADOS
1.3

Diferencias entre procesadores RISC y procesadores CISC.

PROCESADOR CISC: Complex Instruction Set Computer.
Los procesadores fueron dotados de conjuntos de instrucciones muy potentes que realizaban gran
cantidad de operaciones internas.
Estas instrucciones se decodifican internamente en la unidad de control y se ejecutan mediante unasmicroinstrucciones almacenadas en una ROM interna, llamada memoria de control.
Para ello se requieren varios ciclos de reloj. Debido a la gran cantidad de operaciones internas que
realizaban las instrucciones se empezaron a llamar CISC.
Simultáneamente se introducen los modos de direccionamiento para disminuir la cantidad de
instrucciones a almacenar en memoria.
Está motivado porque el tiempo de acceso amemoria era mucho menor que el tiempo de
procesamiento.
La arquitectura tipo CISC dificulta el paralelismo a nivel de instrucciones, para realizar la ejecución
de una instrucción se debe de cargar desde memoria y traducirla a microoperaciones.
PROCESADOR RISC: Reduced Instruction Set Computer.
Para aumentar la velocidad de procesamiento se descubrió que con una determinada arquitectura debase la ejecución de programas compilados con instrucciones simples era más eficiente.
El avance en la fabricación de procesadores centró el objetivo de diseño en las arquitecturas RISC en
la disminución de accesos a memoria mediante un aumento de la cantidad de registros internos en el
procesador. El hardware de control es más sencillo debido al conjunto de instrucciones simplificado.
Ladecodificación de instrucciones puede ser directamente implementada por hardware dentro de la
CPU, disminuyendo la lógica de control y obteniendo una mayor velocidad de ejecución.
La alternativa RISC permite la ejecución segmentada de instrucciones, pipeline, y el diseño de
procesadores cableados.
Ventajas de un diseño RICS frente a un CISC.
Tienen una mayor velocidad de ejecución.
Reduce el tamañode la CPU, por lo que se dispone de más espacio para recursos, mayor cantidad de
registros o memoria caché. En arquitectura de ordenadores, un registro es una memoria de alta
velocidad y poca capacidad, integrada en el microprocesador, que permite guardar transitoriamente y
acceder a valores muy usados, generalmente en operaciones matemáticas.
Al ser la lógica de control más simple, sefacilita el diseño.
Permite máquinas más compactas y con menor consumo al reducirse el tamaño de la CPU.
Posibilita la segmentación y el paralelismo en la ejecución de instrucciones.
Reduce los accesos a memoria debido a que los operandos se cargan en registros.
El rendimiento de la implementación pipeline en un procesador RISC depende directamente de los
riesgos que se generan durante la ejecuciónde dos o más instrucciones que entran en conflicto.
Para minimizar los riesgos se plantea una relación muy estrecha entre los compiladores y la
arquitectura. Las operaciones complejas que aparecen en el código fuente se descomponen en multitud de
operaciones sencillas RISC.
El objetivo es mantener el hardware tan simple como podamos a base de hacer más complejo el
compilador.
La ganancia develocidad se debe a que predominan las instrucciones más frecuentemente utilizadas,
mientras que las menos frecuentes se descomponen en operaciones simples.
La cantidad de instrucciones en un procesador RISC es mayor que en un CISC.
Un factor importante de los procesadores RISC es la compatibilidad con el software preexistente.
Tienen filosofías de diseño opuestas.
A igual tecnología yfrecuencia de reloj, un procesador RISC tiene mayor capacidad de
procesamiento, con una estructura de hardware más simple, teniendo como beneficio disminución de
potencia y costes.
El aumento de rendimiento de un RISC se sustenta en el diseño de un compilador eficiente.
1

1.4

Clasificación y características generales de las arquitecturas paralelas.
El paralelismo se implementa siguiendo...