unidad
Unidad 4
Microprocesadores
Otoño 2010
1
Contenido
Interfaz con Memoria
Comprobando la Intefaz
Interfaz con Memorias
Lentas
2
Estructura de la Memoria
CS RD WR
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
Decodificador Interno
La memoria RAM esta
compuesta por un grupo
de registros que
almacenan información
binaria
Si la memoria tiene 1024registros entonces
requiere 10 líneas de
dirección
Cada registro almacena
datos de 8 bits
1024 x 8
Lineas de Datos
3
Lectura y Escritura del Memoria por el Z80
Lectura
La dirección de 16-bits es
puesta en el bus de
direcciones
La señal MREQ es puesta
en bajo para indicar que
existe una dirección valida
en el bus de direcciones
La señal RD es puesta en
bajo para indicar quese
desea realizar una lectura
4
Escritura
La dirección de 16-bits es
puesta en el bus de
direcciones
La señal MREQ es puesta en
bajo para indicar que existe
una dirección valida en el
bus de direcciones
La señal WR es puesta en
bajo para indicar que se
desea realizar una escritura
Conceptos básicos de la Interfaz a Memoria
La función de lainterfaz a memoria es permitir que el
microprocesador lea y escriba a un registro determinado
dentro del chip de memoria
Para realizar estas operaciones, el microprocesador debe
Ser capaz de seleccionar el chip
Identificar el registro
La lectura o escritura se hace un registro a la vez porque solo se
pueden transmitir 8 bits por el bus de datos
Habilitarel buffer apropiado
5
Un sistema basado en microprocesador cuenta con memoria ROM
(para el programa) y memoria RAM (para datos)
Existen dos buffers de entrada (escritura) y salida (lectura)
D0
MEMRD
MEMWR
IOWR
IORD
D7
Bus de Datos
Sensor de
temperatura
Convertidor A/D
Input Port 1
LCD
Output Port 3
Calentador
A15
Output Port 2
VentiladorOutput Port 1
MPU
RAM
EPROM
Ejemplo de un Sistema basado en
Microprocesadores
Bus de Dirección
A0
Interfaz con Memoria
La dirección de 16-bits debe ser usada para seleccionar
un registro en particular
Para un chip de solo 1024 registros solo se necesitan 10
líneas de dirección (A9 – A0)
Por lo cual, las líneas de dirección se pueden dividir de la
siguientemanera
Parte Alta (A15 – A10)
Parte Baja (A9 – A0)
7
La parte alta será usada para generar la señal Chip Select
La parte baja será decodificada por el decodificador interno de la
memoria
Interfaz con Memoria
El Z80 usa dos señales MREQ y RD para indicar que se
requiere leer de memoria
La señal MREQ puede combinarse con CS para generar
MSEL
Dirección de Memoria
(Parte Baja)
Decodificador
Interno
Dirección de Memoria
(Parte Alta)
Decodificador
Externo
MREQ
RD
WR
8
Identifica el Registro
en Memoria
Selecciona el Chip
Habilita el buffer de
lectura
Habilita el buffer de
Escritura
Interfaz Alternativa
Dirección de Memoria
(Parte Baja)
Decodificador
Interno
Dirección de Memoria
(Parte Alta)Decodificador
Externo
RD
Identifica el Registro
en Memoria
CS
Habilita el buffer de
lectura
MREQ
WR
9
Habilita el buffer de
Escritura
Resumen
Conecta las líneas de dirección requeridas al chip de
memoria
Decodifica las líneas restantes para generar la señal CS
Combina la señal CS y MREQ para generar la señal MSEL
que seleccionara el chip adecuadoConecta las señales RD y WR a las señal RD y WR del
chip de memoria
Un configuración alternativa es combinar RD y MREQ
para generar MEMRD. Combinar WR y MREQ para
generar MEMWR
10
Decodificador 2-a-4
w0
y0
w1
En w1 w0
1
1
1
1
0
0
0
1
1
x
0
1
0
1
x
y0 y1 y2 y3
1
0
0
0
0
0
1
0
0
0
(a) Truth table
0
0
1
0
0
0
0
0
1
0
w0
w1
En...
Regístrate para leer el documento completo.