Universitario
Páginas: 16 (3875 palabras)
Publicado: 12 de enero de 2013
Tema 2: Sist. Digitales: Circuitos Secuenciales
Febrero de 2011
Tema 2: Sist. Digitales: Circuitos Secuenciales
Febrero de 2011
1 / 48
Índice
1 2
Introducción Biestables ( ip- ops) Cerrojos: S-R y D Flip- ops: D, S-R, J-K y T
3 4 5
Registros y archivo de registros Memorias SRAM y DRAM Diseño/Síntesis de un circuito secuencial Estructura general de un circuito secuencialFases en el diseño/síntesis de un circuito secuencial Ejemplo de diseño/síntesis de un circuito secuencial
6
Apéndice: Construcción física de una celda de memoria
Tema 2: Sist. Digitales: Circuitos Secuenciales Febrero de 2011 2 / 48
Agenda
1 2
Introducción Biestables ( ip- ops) Cerrojos: S-R y D
Introducción
Flip- ops: D, S-R, J-K y T
3 4 5
Registros y archivo de registrosMemorias SRAM y DRAM Diseño/Síntesis de un circuito secuencial Estructura general de un circuito secuencial Fases en el diseño/síntesis de un circuito secuencial Ejemplo de diseño/síntesis de un circuito secuencial
6
Apéndice: Construcción física de una celda de memoria
Tema 2: Sist. Digitales: Circuitos Secuenciales Febrero de 2011 3 / 48
Introducción
Introducción
Los
circuitoscombinacionales del tema anterior se
caracterizan porque la salida en cada instante depende única y exclusivamente de las entradas en ese mismo (carecen de memoria). Un
circuito secuencial es aquel que posee la capacidad de
Ejemplo: la
recordar de alguna manera su historia anterior, es decir, la
secuencia de operaciones a la que ha sido sometido.
propia memoria de un computador.Estudiaremos los más importantes en este apartado, comenzando por los elementos de memoria más sencillos: los biestables o ip- ops.
Tema 2: Sist. Digitales: Circuitos Secuenciales
Febrero de 2011
4 / 48
Biestables ( ip- ops)
Agenda
1 2
Introducción Biestables ( ip- ops) Cerrojos: S-R y D Flip- ops: D, S-R, J-K y T
3 4 5
Registros y archivo de registros Memorias SRAM y DRAMDiseño/Síntesis de un circuito secuencial Estructura general de un circuito secuencial Fases en el diseño/síntesis de un circuito secuencial Ejemplo de diseño/síntesis de un circuito secuencial
6
Apéndice: Construcción física de una celda de memoria
Tema 2: Sist. Digitales: Circuitos Secuenciales Febrero de 2011 5 / 48
Biestables ( ip- ops)
Biestables ( ip- ops)
Cerrojos:
Son loselementos de memoria más sencillos capaces de almacenar 1 bit. Se usan como bloques básicos en la construcción de biestables.
Biestables:
Capaces de almacenar un bit. Controlados por una señal de reloj, que permite su escritura sólo durante un instante determinado.
Tema 2: Sist. Digitales: Circuitos Secuenciales
Febrero de 2011
6 / 48
Biestables ( ip- ops)
Cerrojos: S-R y DAgenda
1 2
Introducción Biestables ( ip- ops) Cerrojos: S-R y D Flip- ops: D, S-R, J-K y T
3 4 5
Registros y archivo de registros Memorias SRAM y DRAM Diseño/Síntesis de un circuito secuencial Estructura general de un circuito secuencial Fases en el diseño/síntesis de un circuito secuencial Ejemplo de diseño/síntesis de un circuito secuencial
6
Apéndice: Construcción física de unacelda de memoria
Tema 2: Sist. Digitales: Circuitos Secuenciales Febrero de 2011 7 / 48
Cerrojo Tipo S-R (Set-Reset)
Biestables ( ip- ops)
Cerrojos: S-R y D
Diagrama lógico y tabla de excitación: (
Q∗ = S + R · Q)
Estado actual Estado siguiente ∗
R S
Q Q
R Q S Q
Entradas de excitación S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1
Q
0 1 0 1 0 1 0 1
Q
0 1 0 0 1 1 X XNo permitido Puesta a uno Puesta a cero No cambia
(a) Implementación
(b) Diagr. Lógico
(c) Tabla de excitación del cerrojo S-R
Inclusión de una señal de control:
R S
C
Q Q
Febrero de 2011 8 / 48
Tema 2: Sist. Digitales: Circuitos Secuenciales
Biestables ( ip- ops)
Cerrojos: S-R y D
Cerrojo tipo D
Diagrama lógico y tabla de excitación: (
Q∗ = D · C + C · Q)...
Febrero de 2011
Tema 2: Sist. Digitales: Circuitos Secuenciales
Febrero de 2011
1 / 48
Índice
1 2
Introducción Biestables ( ip- ops) Cerrojos: S-R y D Flip- ops: D, S-R, J-K y T
3 4 5
Registros y archivo de registros Memorias SRAM y DRAM Diseño/Síntesis de un circuito secuencial Estructura general de un circuito secuencialFases en el diseño/síntesis de un circuito secuencial Ejemplo de diseño/síntesis de un circuito secuencial
6
Apéndice: Construcción física de una celda de memoria
Tema 2: Sist. Digitales: Circuitos Secuenciales Febrero de 2011 2 / 48
Agenda
1 2
Introducción Biestables ( ip- ops) Cerrojos: S-R y D
Introducción
Flip- ops: D, S-R, J-K y T
3 4 5
Registros y archivo de registrosMemorias SRAM y DRAM Diseño/Síntesis de un circuito secuencial Estructura general de un circuito secuencial Fases en el diseño/síntesis de un circuito secuencial Ejemplo de diseño/síntesis de un circuito secuencial
6
Apéndice: Construcción física de una celda de memoria
Tema 2: Sist. Digitales: Circuitos Secuenciales Febrero de 2011 3 / 48
Introducción
Introducción
Los
circuitoscombinacionales del tema anterior se
caracterizan porque la salida en cada instante depende única y exclusivamente de las entradas en ese mismo (carecen de memoria). Un
circuito secuencial es aquel que posee la capacidad de
Ejemplo: la
recordar de alguna manera su historia anterior, es decir, la
secuencia de operaciones a la que ha sido sometido.
propia memoria de un computador.Estudiaremos los más importantes en este apartado, comenzando por los elementos de memoria más sencillos: los biestables o ip- ops.
Tema 2: Sist. Digitales: Circuitos Secuenciales
Febrero de 2011
4 / 48
Biestables ( ip- ops)
Agenda
1 2
Introducción Biestables ( ip- ops) Cerrojos: S-R y D Flip- ops: D, S-R, J-K y T
3 4 5
Registros y archivo de registros Memorias SRAM y DRAMDiseño/Síntesis de un circuito secuencial Estructura general de un circuito secuencial Fases en el diseño/síntesis de un circuito secuencial Ejemplo de diseño/síntesis de un circuito secuencial
6
Apéndice: Construcción física de una celda de memoria
Tema 2: Sist. Digitales: Circuitos Secuenciales Febrero de 2011 5 / 48
Biestables ( ip- ops)
Biestables ( ip- ops)
Cerrojos:
Son loselementos de memoria más sencillos capaces de almacenar 1 bit. Se usan como bloques básicos en la construcción de biestables.
Biestables:
Capaces de almacenar un bit. Controlados por una señal de reloj, que permite su escritura sólo durante un instante determinado.
Tema 2: Sist. Digitales: Circuitos Secuenciales
Febrero de 2011
6 / 48
Biestables ( ip- ops)
Cerrojos: S-R y DAgenda
1 2
Introducción Biestables ( ip- ops) Cerrojos: S-R y D Flip- ops: D, S-R, J-K y T
3 4 5
Registros y archivo de registros Memorias SRAM y DRAM Diseño/Síntesis de un circuito secuencial Estructura general de un circuito secuencial Fases en el diseño/síntesis de un circuito secuencial Ejemplo de diseño/síntesis de un circuito secuencial
6
Apéndice: Construcción física de unacelda de memoria
Tema 2: Sist. Digitales: Circuitos Secuenciales Febrero de 2011 7 / 48
Cerrojo Tipo S-R (Set-Reset)
Biestables ( ip- ops)
Cerrojos: S-R y D
Diagrama lógico y tabla de excitación: (
Q∗ = S + R · Q)
Estado actual Estado siguiente ∗
R S
Q Q
R Q S Q
Entradas de excitación S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1
Q
0 1 0 1 0 1 0 1
Q
0 1 0 0 1 1 X XNo permitido Puesta a uno Puesta a cero No cambia
(a) Implementación
(b) Diagr. Lógico
(c) Tabla de excitación del cerrojo S-R
Inclusión de una señal de control:
R S
C
Q Q
Febrero de 2011 8 / 48
Tema 2: Sist. Digitales: Circuitos Secuenciales
Biestables ( ip- ops)
Cerrojos: S-R y D
Cerrojo tipo D
Diagrama lógico y tabla de excitación: (
Q∗ = D · C + C · Q)...
Leer documento completo
Regístrate para leer el documento completo.