Uso Del Max Plus
Páginas: 105 (26157 palabras)
Publicado: 18 de mayo de 2012
APÉNDICE A
USO DE VERILOG HDL EN EL ENTORNO MAX+PLUS II
APÉNDICE A
USO DE VERILOG HDL EN EL ENTORNO MAX+PLUS II
236
A.1 INICIANDO MAX+PLUS II
MAX+PLUS II (Multiple Array Matrix Programmable Logic User System) es un ambiente gráfico de gran utilidad en el diseño, análisis y simulación de sistemas digitales. Si usted ya es un usuario experimentado en el manejo de MAX+PLUS II quizádesee pasar directamente al apartado de Verilog HDL. Si no es así, esta sección le mostrará cómo compilar y simular sus diseños mediante un ejemplo. Una vez instalado el software de MAX+PLUS II, inicie la aplicación y espere a que aparezca la siguiente pantalla.
Figura A.1. El manager de MAX+PLUS II.
Éste es el Manager de MAX+PLUS II que consta de once aplicaciones para el diseño de sistemasdigitales. Estas once aplicaciones se listan en el menú ‘MAX+PLUS II’ de la barra de herramientas y son las siguientes.
• • Hierarchy Display. Muestra la jerarquía actual del proyecto. Esta jerarquía se presenta como una estructura de árbol con ramificaciones que representan los distintos subdiseños. Graphic Editor. Permite crear un diseño visual en un ambiente ‘lo que ves es lo que obtienes’(WYSIWYG). Para ello, existen bloques predefinidos de Altera que ejecutan determinadas funciones lógicas, o bien, es posible crear nuevos bloques con funciones definidas por el usuario.
DISEÑO DE MICROPROCESADORES
APÉNDICE A
USO DE VERILOG HDL EN EL ENTORNO MAX+PLUS II
237
• • • • • • • • •
Symbol Editor. Permite editar los símbolos de los módulos existentes y también crear nuevossímbolos. Text Editor. Permite crear y editar diseños de texto basados en los lenguajes de descripción de hardware AHDL, VHDL y Verilog HDL. Waveform Editor. Permite observar el comportamiento de nuestro diseño a lo largo del tiempo. En otras palabras, presenta los resultados de la simulación. Floorplan Editor. Permite asignar manualmente los puertos de entrada y de salida del diseño lógico, a lospines de entrada y salida del dispositivo físico. Compiler. Procesa los proyectos creados y genera los archivos necesarios para la programación y simulación del circuito. Simulator. Permite revisar la operación lógica y la respuesta en el tiempo del circuito lógico. Timing Analyzer. Analiza el rendimiento del circuito lógico después de haber sido sintetizado por el compilador. Programmer. Permiteprogramar los dispositivos físicos de Altera. Message Processor. Muestra mensajes de error, advertencias e información sobre el estado actual del proyecto.
DISEÑO DE MICROPROCESADORES
APÉNDICE A
USO DE VERILOG HDL EN EL ENTORNO MAX+PLUS II
238
A.2 USANDO EL EDITOR DE TEXTO DE MAX+PLUS II
Elija la opción ‘Text Editor’ del menú ‘MAX+PLUS II’. Escriba el siguiente programa dentro dela ventana del Editor de Texto y guárdelo con el nombre ‘Example_1.v’. Es importante que el nombre del archivo sea el mismo que el nombre del módulo, de lo contrario, el compilador marcará errores. Por otra parte, la extensión .v indica que es un diseño de Verilog.
module Example_1 (a, b, e, c, d); input a, b, e; output c, d; assign c = a & b; assign d = e; endmodule
Su diseño deberá parecerseal de la siguiente figura.
Figura A.2. Editor de texto.
Por el momento no se preocupe por la sintaxis del programa, sólo necesita saber que la señal ‘c’ recibe el resultado de la operación lógica ‘a AND b’, y que se asigna a la señal ‘d’ el valor de la señal ‘e’. Más adelante volveremos a ver este ejemplo y se explicará a detalle su funcionamiento.
DISEÑO DE MICROPROCESADORES
APÉNDICEA
USO DE VERILOG HDL EN EL ENTORNO MAX+PLUS II
239
Antes de compilar el programa necesita especificar el nombre del proyecto, esto es, el nombre del archivo con mayor jerarquía. En este caso, el único archivo es ‘Example_1.v’ y por lo tanto, es el archivo con mayor jerarquía. Para establecer el nombre del proyecto, diríjase al menú ‘File’ de la barra de herramientas, abra el menú...
USO DE VERILOG HDL EN EL ENTORNO MAX+PLUS II
APÉNDICE A
USO DE VERILOG HDL EN EL ENTORNO MAX+PLUS II
236
A.1 INICIANDO MAX+PLUS II
MAX+PLUS II (Multiple Array Matrix Programmable Logic User System) es un ambiente gráfico de gran utilidad en el diseño, análisis y simulación de sistemas digitales. Si usted ya es un usuario experimentado en el manejo de MAX+PLUS II quizádesee pasar directamente al apartado de Verilog HDL. Si no es así, esta sección le mostrará cómo compilar y simular sus diseños mediante un ejemplo. Una vez instalado el software de MAX+PLUS II, inicie la aplicación y espere a que aparezca la siguiente pantalla.
Figura A.1. El manager de MAX+PLUS II.
Éste es el Manager de MAX+PLUS II que consta de once aplicaciones para el diseño de sistemasdigitales. Estas once aplicaciones se listan en el menú ‘MAX+PLUS II’ de la barra de herramientas y son las siguientes.
• • Hierarchy Display. Muestra la jerarquía actual del proyecto. Esta jerarquía se presenta como una estructura de árbol con ramificaciones que representan los distintos subdiseños. Graphic Editor. Permite crear un diseño visual en un ambiente ‘lo que ves es lo que obtienes’(WYSIWYG). Para ello, existen bloques predefinidos de Altera que ejecutan determinadas funciones lógicas, o bien, es posible crear nuevos bloques con funciones definidas por el usuario.
DISEÑO DE MICROPROCESADORES
APÉNDICE A
USO DE VERILOG HDL EN EL ENTORNO MAX+PLUS II
237
• • • • • • • • •
Symbol Editor. Permite editar los símbolos de los módulos existentes y también crear nuevossímbolos. Text Editor. Permite crear y editar diseños de texto basados en los lenguajes de descripción de hardware AHDL, VHDL y Verilog HDL. Waveform Editor. Permite observar el comportamiento de nuestro diseño a lo largo del tiempo. En otras palabras, presenta los resultados de la simulación. Floorplan Editor. Permite asignar manualmente los puertos de entrada y de salida del diseño lógico, a lospines de entrada y salida del dispositivo físico. Compiler. Procesa los proyectos creados y genera los archivos necesarios para la programación y simulación del circuito. Simulator. Permite revisar la operación lógica y la respuesta en el tiempo del circuito lógico. Timing Analyzer. Analiza el rendimiento del circuito lógico después de haber sido sintetizado por el compilador. Programmer. Permiteprogramar los dispositivos físicos de Altera. Message Processor. Muestra mensajes de error, advertencias e información sobre el estado actual del proyecto.
DISEÑO DE MICROPROCESADORES
APÉNDICE A
USO DE VERILOG HDL EN EL ENTORNO MAX+PLUS II
238
A.2 USANDO EL EDITOR DE TEXTO DE MAX+PLUS II
Elija la opción ‘Text Editor’ del menú ‘MAX+PLUS II’. Escriba el siguiente programa dentro dela ventana del Editor de Texto y guárdelo con el nombre ‘Example_1.v’. Es importante que el nombre del archivo sea el mismo que el nombre del módulo, de lo contrario, el compilador marcará errores. Por otra parte, la extensión .v indica que es un diseño de Verilog.
module Example_1 (a, b, e, c, d); input a, b, e; output c, d; assign c = a & b; assign d = e; endmodule
Su diseño deberá parecerseal de la siguiente figura.
Figura A.2. Editor de texto.
Por el momento no se preocupe por la sintaxis del programa, sólo necesita saber que la señal ‘c’ recibe el resultado de la operación lógica ‘a AND b’, y que se asigna a la señal ‘d’ el valor de la señal ‘e’. Más adelante volveremos a ver este ejemplo y se explicará a detalle su funcionamiento.
DISEÑO DE MICROPROCESADORES
APÉNDICEA
USO DE VERILOG HDL EN EL ENTORNO MAX+PLUS II
239
Antes de compilar el programa necesita especificar el nombre del proyecto, esto es, el nombre del archivo con mayor jerarquía. En este caso, el único archivo es ‘Example_1.v’ y por lo tanto, es el archivo con mayor jerarquía. Para establecer el nombre del proyecto, diríjase al menú ‘File’ de la barra de herramientas, abra el menú...
Leer documento completo
Regístrate para leer el documento completo.