VHDL

VHDL

Por sus siglas VHSIC (Very High Speed Integrated Circuit) Hardware Description Language, lenguaje de descripción hardware de circuitos integrados de muy alta velocidad. VHDL es un lenguaje diseñado, en una forma en que los humanos y las máquinas puedan leer y entender la funcionalidad y organización de sistemas de hardware digitales, placas de circuitos y componentes.

Este lenguajetambién fue desarrollado para el modelado y simulación lógica dirigida por eventos de sistemas digitales y, actualmente es utilizada también para la síntesis automática de circuitos. Fue desarrollado similarmente a ADA ya que éste lenguaje también fue propuesto como un lenguaje que tuviera estructuras y elementos sintácticos que permitieran la programación de cualquiera sistema hardware sinlimitación de la arquitectura. ADA tenía una orientación hacia sistemas en tiempo real y al hardware en general, por esto se lo escogió como modelo para desarrollar el VHDL.

Un objetivo del lenguaje VHDL es el modelado, que consiste en el desarrollo de un modelo para simulación de un circuito o sistema previamente implementado cuyo comportamiento se conoce, es decir, el objetivo del modelado es lasimulación.

Fue inicialmente diseñado para ser usado en el modelado de sistemas digitales, por esta razón su utilización en síntesis automática de circuitos no es inmediata, sin embargo, la sofisticación de las actuales herramientas de síntesis es tal, que permiten implementar diseños especificados en un alto nivel de abstracción.

Unas ventajas del uso de este lenguaje para la descripción dehardware son:
Permite diseñar, modelar y comprobar un sistema desde un alto nivel de abstracción bajando hasta el nivel de definición estructural de puertas.

Circuitos descritos utilizando VHDL, pueden ser utilizados por diversas herramientas de síntesis para crear e implementar circuitos

Los módulos creados en VHDL pueden utilizarse en diferentes diseños, esto permite la reutilización delcódigo; la misma descripción puede utilizarse para diferentes tecnologías sin tener la necesidad de rediseñar todo el circuito

Al estar basado en un estándar, los ingenieros de toda la industria del diseño pueden usar este lenguaje para minimizar errores de comunicación y problemas de compatibilidad

VHDL permite diseño Top-Down que es, modelar el comportamiento de los bloques de alto nivel,analizarlos y refinar la funcionalidad en alto nivel requerida antes de llegar a niveles más bajos de abstracción de la implementación del diseño

VHDL permite modular un diseño hardware y su descripción VHDL en unidades más pequeñas


Existen dos formas de describir un circuito:

a. Se puede describir un circuito indicando los diferentes componentes que lo forman y su interconexión, así setiene especificado un circuito y se sabe cómo funciona. Esta es la forma habitual en que se han venido describiendo circuitos.

b. Describiendo su comportamiento (lo que hace o cómo funciona). Esta forma de describir un circuito es mejor para un diseñador ya que lo que realmente le interesa es el funcionamiento más que sus componentes.

VHDL permite los dos tipos de descripciones:

Estructura:puede ser usado como lenguaje de Netlist normal y corriente donde se especifican por un lado los componentes del sistema y por otro sus interconexiones.

Comportamiento: se puede utilizar para la descripción comportamental o funcional de un circuito. Sin necesidad de conocer la estructura interna de un circuito es posible describirlo explicando su funcionalidad.

Muchas veces la descripcióncomportamental se divide a su vez en dos, dependiendo del nivel de abstracción y del modo en que se ejecutan las instrucciones, estas dos formas son la de flujo de datos y la algorítmica.

Descripción Estructural

Se basa en la definición y referencia de componentes, y en la especificación de interconexiones
Definición de señales: las señales sirven para interconectar los distintos...