vhdl

´
VHDL LENGUAJE PARA DESCRIPCION Y
MODELADO DE CIRCUITOS
Mesf
Escuela Superior Polit´cnica de Chimborazo
e

VHDL fue desarrollado como un lenguaje
para el modelado y simulaci´n l´gica
o
o
dirigida por eventos de sistemas digitales,
y actualmente se lo utiliza tambi´n para la
e
s´
ıntesis autom´tica de circuitos.
a

RESUMEN: VHDL, viene de VHSIC
(Very High Speed IntegratedCircuit)
Hardware Description Language. VHDL
es un lenguaje de descripci´n y modelado
o
dise˜ado para describir (en una forma que
n
los humanos y las m´quinas puedan leer y
a
entender) la funcionalidad y la organizaci´n
o
de sistemas hardware digitales, placas de
circuitos, y componentes.
KEY WORDS: simulation,
modeling, hardware.

2 Caracter´
ısticas

Es un lenguaje con una sintaxisamplia
y flexible que permite el modelado estructural, en flujo de datos y de comportamiento hardware.

circuits,

´
1 INTRODUCCION
En 1983, los Estados Unidos desarrollan
un proyecto llamado VHSIC, cuyo objetivo
era rentabilizar las inversiones en hardware,
haciendo m´s sencillo su mantenimiento
a
y reutilizaci´n, es ah´ donde aparecen los
o
ı
HDL`. De esta manera, la influencia de
sla empresa (IBM, Intermetrics, y Texas
Instruments), como de la universidad, hizo
que generaran un lenguaje ensamblado
a patir del est´ndar IEEE std 1076-1987
a
que crea finalmente el VHDL, un lenguaje
un tanto limitado en su facilidad de utilizaci´n, deficiencia recompensada por la
o
disponibilidad p´blica, la independecia de
u
dise˜o, posibilidad de reutilizaci´n, etc.
n
oConvirtiendo al VHDL, en un lenguaje de
descripci´n de hardware por excelencia.
o

Descripci´n textual normalizada, pues
o
no resulta ambiguo a la hora de expresar el comportamiento o representar la
estructura de un circuito, ya que existe
un unico modelo para el lenguaje cuya
´
utilizaci´n est´ abierta a cualquier gruo
a
po que quiera desarrollar herramientas
basadas en dicho modelo,garantizando su compatibilidad con cualquier otra
herramienta que respete las indicaciones especificadas en la norma oficial.
Amplio rango de capacidad descriptiva, el lenguaje VHDL posibilita la descripci´n del hardware con distintos nio
veles de abstracci´n, pudiendo adapo
tarse a distintos prop´sitos y utilizarse
o
en las sucesivas fases que se dan en el
desarrollo de los dise˜os. Adem´s es un
na
lenguaje adaptable a distintas metodo-

´
1 FUNDAMENTO TEORICO
1

log´ de dise˜o y es independiente de
ıas
n
la tecnolog´ lo que permite, en el priıa,
mer caso, cubrir el tipo de necesidades
de los distintos g´neros de instituciones,
e
compa˜´ y organizaciones relacionanıas
das con el mundo de la electr´nica digio
tal; y, en el segundo, facilita la actualizaci´n y adaptaci´n delos diseos a los
o
o
avances de la tecnologia en cada momento.

4.1 La sintaxis b´sica de la Declaa
raci´n de Entidad es la siguiente:
o
ENTITY nombre del dispositivo IS
PORT( lista de puertos de entrada : IN
tipo de dato; lista de puertos bidireccionales : INOUT tipo de dato; lista de
puertos de salida : OUT tipo de dato;
lista de puertos de salida : BUFFER
tipo de dato); ENDENTITY;

Es destacable la capacidad del lenguaje
para el manejo de proyectos de grandes
dimensiones, las garant´ que comporıas
ta su uso cuando, durante el ciclo de
mantenimiento del proyecto, hay que
sustituir componentes o realizar modificaciones en los circuitos, y el hecho
de que, para muchas organizaciones
contratantes, sea parte indispensable
de la documentaci´n de los sistemas.
oObviamente, el identificador que sigue a
la palabra clave ENTITY es el nombre del
dispositivo. Los puertos del dispositivo se
especifican, entre par´ntesis, en la lista de
e
interfaz de la declaraci´n de entidad, que
o
es el campo se˜alado por la palabra clave
n
PORT. Para cada puerto hay que declarar:

1. Su nombre: Los nombres de los puertos
son etiquetas definibles por el usuario.
No...