A-E-1-051

PRIMERA ACTIVIDAD EVALUABLE
1: Asignatura: FUNDAMENTOS de SISTEMAS DIGITALES
2: Título de la Actividad:
Diseño, Implementación, Simulación y Validación de un Circuito en Lógica Combinacional
3: Datos personales:
- Nombre y Apellidos: Pedro Galán Pérez
- DNI:
- Centro asociado: Sevilla
4: Código de la actividad que le ha correspondido realizar:a41f091d8a0976a35183cadb3aa7c504.doc
5: Enunciado.
Enunciado a41f091d8a0976a35183cadb3aa7c504.doc
Disponemos de tres señales P2, P1 y P0 con las que queremos controlar el funcionamiento de una Unidad Aritmético Lógica, pero la programación de la ALU no depende directamente de estas señales sino de la prioridad de estas señales. Así el criterio de prioridad de las señales es P0>P1>P2 y las operaciones de laspalabras de 4 bits que debe realizar la ALU son las siguientes:
a) Si la prioridad es de la señal P2 la operación que debe realizar es la operación aritmética sin acarreo A PLUS AB.
b) Si la prioridad es de la señal P1 entonces debe realizar la operación lógica A  B.
c) Si la prioridad es de P0 debe hacer la operación aritmética con arrastre .
d) Por último, si las señales son todas cero yninguna es prioritaria entonces la ALU debe ponerse a 0.
Diseñe el circuito del codificador y úselo para controlar las operaciones de la ALU que se han especificado.
SOLUCIÓN:










Diseño del circuito de control de la ALU. Codificador con prioridad.

• Archivo adjunto: circuito_control.sch

Disponemos de 3 entradas P0, P1 y P2 las cuales corresponden a los pulsos de relojDSTM1, DSTM2 y DSTM3 respectivamente para el diseño de este circuito codificador , y cuya prioridad es P0>P1>P2.

En función de los valores de entrada podemos tener cuatro estados de salida que corresponderán a cada una de las operaciones que realizará la ALU. Para representar estos cuatro estados nos basta tener dos bits o líneas de salida del circuito, S1 y S2, las cuales corresponden a lassalidas de U4A y U5A respectivamente. Matemáticamente podemos expresar el circuito de la siguiente forma:

S1 = P0 + P1 y S2 = P0 + [ inv(P1)•P2 ]

Su tabla de verdad teórica será:

P0
P1
P2
C1
C2
OPERACIÓN EN ALU
0
0
0
0
0
CERO
1
X
X
1
1

0
1
X
1
0
A  B
0
0
1
0
1
A PLUS AB


Donde x puede ser 1 o 0 independientemente, ya que el valor 1 marca la prioridadP0>P1>P2.

Las dos ecuaciones anteriores estarían representadas por el siguiente circuito:





Para realizar la simulación de este circuito he programado los relojes:

• DSTM1: ONTIME=1ms / OFFTIME=1ms
• DSTM2: ONTIME=2ms / OFFTIME=2ms
• DSTM3: ONTIME=3ms / OFFTIME=3ms

Y en Analysis Setup → Transient he configurado:

• Print Setup = 2ns
• Final Time = 6ms

El resultado de lasimulación se muestra en el siguiente gráfico:


Para DSTM1=P0, DSTM2=P1, DSTM3=P2, U4A=S1, U5A=S2, 1 = High y 0= Low tenemos que:


PERIODO
P0
P1
P2
C1
C2
OPERACIÓN
ALU
De 0 a 1 ms
0
0
0
0
0
CERO
De 1 a 2 ms
1
0
0
1
1

De 2 a 3 ms
0
1
0
1
0
A  B
De 3 a 4 ms
1
1
1
1
1

De 4 a 5 ms
0
0
1
0
1
A PLUS AB
De 5 a 6 ms
1
0
1
1
1


Podemos observar quelos valores de la tabla de verdad práctica coinciden con los de la tabla de verdad teórica.
Diseño del circuito final. Codificador con prioridad + ALU.

• Fichero adjunto: practica_051.sch

Según el enunciado, el circuito final tiene que realizar cuatro operaciones, una lógica A  B y tres aritméticas , A PLUS AB y Cero. Para seleccionar la operación la ALU dispone de cuatro entradas deselección S3, S2, S1 y S0; una entrada M para seleccionar el tipo de función (Aritmética o Lógica); y una entrada CN para seleccionar si la operación es con acarreo o no. Siendo 1=H (Alta) y 0=L(Baja) y teniendo en cuenta las especificaciones de la ALU SN74181




Para seleccionar las operaciones indicadas en el enunciado, las entradas de la ALU tienen que tomar los siguientes valores:

OP...