Analisis de Sistema

Supongamos que tenemos 3 registros origen A, B, C de 3 bits y un registro destino D.
Las posibles transferencias son: DA,  DA,  DA. Asociaremos una señal de control distinta a cadatransferencia, así:
si SC1 =1   D    A
si SC2 =1   D    B
si SC3 =1   D    C
Solamente una de las tres señales de control podrá ser igual a 1. Note que si todas las señales de control valen0 no se realizará ninguna transferencia.
El circuito se muestra a continuación. La salida de cada registro A, B y C tiene un arreglo de compuertas AND con la señal de controlcorrespondiente. Las salidas del arreglo de ANDs va a una compuerta OR cuya salida entra al registro destino D.
Si una señal de control vale 1 supongamos por ejemplo SC1 = 1, las demás valdrán 0.(SC2 =0, SC3 = 0). Esto implica que a la salida del arreglo de compuertas AND  tendremos el valor del registro si la señal de control vale 1,  y 0 si la señal de control vale  0. Para estecaso las salidas de las compuertas ANDs asociadas a los registros B y C estarán en 0 y a la salida del arreglo de compuertas ANDs asociadas al registro D tendremos A2, A1, A0. De esta formalas salidas de las compuertas ORs permitirán que el registro A esté presente a la entrada del registro D. Al aplicar un pulso de reloj, el registro D almacenará el contenido del registro A.Nótese que la entrada de reloj del registro destino es un AND del reloj del sistema con un OR de las señales de control que modifican el contenido del registro. Cuando una de las señales decontrol es igual a 1 se deja pasar un pulso de reloj y se realiza el cambio. Si no se quiere realizar ninguna transferencia, las señales de control SC valdrán todas 0, con lo cual lasalida de la compuerta OR será también 0, no dejando pasar el pulso de reloj a la salida de la compuerta AND, y evitando que se realicen cambios en el contenido del registro destino.