Circuitos Logicos

INSTITUTO TECNOLÓGICO Y DE ESTUDIOS SUPERIORES DE MONTERREY
CAMPUS MONTERREY
DIVISIÓN DE INGENIERÍA Y ARQUITECTURA
DEPARTAMENTO DE MECATRÓNICA Y AUTOMATIZACIÓN

LABORATORIO DE DISEÑO DE SISTEMAS LÓGICOS
(MR00-034)

MANUAL DEL CURSO

Dr. Jorge Limón Robles
Francisco Calleja Bernal M.
Colaborador: Luis Rosas Cobos

Revisión 01 (Diciembre 2002)

ITESM

Departamento de Mecatrónicay Automotización

Contenido
Planeación del curso
Normas del laboratorio
Evaluación del laboratorio
Rúbrica
Práctica 1: Compuertas Digitales básicas TTL
Práctica 2: Otros Circuitos Combinatorios comunes
Práctica 3: Otros Circuitos Combinatorios comunes
Práctica 4: Síntesis de circuitos combinatorios y construcción con lógica alambrada
Práctica 5: Construcción de circuitos combinatorioscon PLD´s
Práctica 6: Memorias y Flip-flops
Práctica 7: Circuitos de tiempo y otros circuitos secuenciales comunes.
Práctica 8: Aplicaciones de los FF’s
Práctica 9: Síntesis de circuitos secuenciales síncronos
Práctica 10: Control Lógico Neumático
Práctica 11: Control Lógico Eléctrico
Práctica 12: Diseño e implementación de circuitos lógicos mediante PLC
Práctica 13: Diseño e implementaciónde circuitos lógicos en PLC mediante Grafcet

Laboratorio de Diseño de Sistemas Lógicos

ITESM

Departamento de Mecatrónica y Automotización

Programa tentativo para el curso y el laboratorio de Diseño de Sistemas Lógicos
Profesor:
Instructores de laboratorio:

Semana
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16

Dr. Jorge Limón Robles
M. Sc. Armando Céspedes
M. Sc.Raúl Estrada

Diseño Sistemas Lógicos
Introducción
Funciones lógicas
Sistemas Numéricos
Sistemas Numéricos
Algebra Booleana
Mapas de Karnaugh
Mapas de Karnaugh
Síntesis de circuitos combinatorios
Construcción con NAND’s
Primer examen parcial
Constr. de circuitos comb con PLD´s
Constr. de circuitos comb con PLD´s (Sol Ex)
Constr. de circuitos comb con PLD´s
Conceptos Básicos de Circ.Secuenciales
Memorias y flip-flops
Otros dispositivos secuenciales
Análisis de circuitos secuenciales
Análisis de circuitos secuenciales
Segundo examen parcial
Síntesis de circ. secuenciales
Síntesis de circ. Secuenciales (Sol Ex)
Síntesis de circ. secuenciales
Circuitos Lógicos Neumáticos
Circuitos Lógicos Neumáticos
Circuitos Lógicos Neumáticos
Circuitos lógicos eléctricos
Circuitoslógicos eléctricos
PLC`s
Tercer examen parcial
PLC´s
PLC´s (Sol Ex)
PLC´s
Tópicos Avanzados
Tópicos Avanzados

Laboratorio de Diseño de Sistemas Lógicos

Laboratorio de Diseño Sistemas Lógicos
Presentación
P1: Compuertas Digitales básicas TTL
P2: Otros Circuitos Combinatorios comunes
P3: Otros Circuitos Combinatorios comunes
P4: Síntesis de circuitos combinatorios y construcción
conlógica alambrada ( incluyendo transductores de
entrada y salida)
P5: Construcción de circuitos combinatorios con PLD´s
Proyecto 1: Circuito Digital combinatorio
P6: Memorias y Flip-flops
P7: Circuitos de tiempo y otros circuitos secuenciales
comunes.
P8: Aplicaciones de los FF’s
P9: Síntesis de circuitos secuenciales síncronos con
PLD´s.
Proyecto 2: Circuito digital secuencial
P10:Circuitos Lógicos neumáticos
P11: Circuitos Lógicos Eléctricos
P12: Programación Básica de PLC´s
P13: Programación Avanzada de PLC´s

ITESM

Departamento de Mecatrónica y Automotización

Normas para el laboratorio
1.

Sobre puntualidad y asistencia
•
•
•
•
•
•
•

2.

Sobre el cuidado del equipo
•
•

3.

Se tomará lista 5 minutos después de la hora de entrada
Seconsidera retardo el llegar después de haber sido nombrado por primera vez en la lista
Acumular 2 retardos es equivalente a una falta
30 minutos después de la hora de entrada ya no se permitirá la entrada al laboratorio
El número máximo permitido de faltas es el equivalente a 2 semanas.
A la práctica que no se asista no se permitirá entregar el reporte y la calificación será cero en dicha...