Convertidor Adc
Páginas: 33 (8163 palabras)
Publicado: 13 de agosto de 2012
Convertidores de ADC
Un convertidor análogo a digital es un circuito que tiene una línea de entrada análoga y n líneas de salida digitales. Genera el código binario que es proporcional a la entrada de voltaje análoga. Todos los ADCs requieren al menos un comparador análogo, un elemento que acepte dos entradas análogas de voltaje y produzca una salida digital. Diferentes tipos de convertidoresanálogo a digital han sido desarrollados a través del tiempo. Los más populares son los de rampa o escalera y el de aproximaciones sucesivas.
El ADC contador de rampa es el más lento y simple de los ADC secuenciales. El registro de resultados es un contador de n bits que se pone en cero al comenzar la conversión. Mientras la salida del convertidor DAC sea menor que la entrada analógica,al contador se le permite seguir contando. Cuando la salida del DAC sea mayor que la entrada analógica el contador se detiene, su valor almacenado es el resultado, Esta técnica requiere un máximo de 2n pasos para realizar la conversión de n bits. En esta y todas las técnicas secuenciales el tiempo que toma cada paso debe ser mayor que el tiempo de estabilización del control digital, del DAC ydel comparador.
En este experimento vamos a estudiar sólo el de aproximaciones sucesivas. Esta técnica requiere sólo n ciclos de reloj para lograr una aproximación de n-bits. Este circuito opera de la siguiente manera. En el primer pulso de reloj el SAR es puesto en 1. Si la salida del comparador se mantiene alta este bit es mantenido en 1; si el comparador tiene una salida baja, el MSB espuesto en 0 por el SAR. En el próximo pulso de reloj el bit número 6 es puesto en 1, y como antes, si la salida del comparador es alta, este bit es mantenido en lógica 1. Este procedimiento es repetido seis veces más, y después de un total de 8 ciclos, la conversión esta completa.
Si la señal de entrada analógica al ADC puede cambiar significativamente durante la conversión, un circuitollamado "sample & hold " debe ser utilizado. El circuito "sample & hold" hace un muestreo del voltaje de entrada por un período corto de tiempo precediendo la conversión y retiene un voltaje constante de salida por la duración de la conversión. El "sample & hold" puede ser utilizado si las variaciones del voltaje de entrada durante el tiempo de conversión exceden la resolución del ADC.Diagrama Esquemático.
El funcionamiento de nuestro convertidor de análogo a digital es el siguiente:
Se inicializa el circuito al colocar el bit más significativo del DAC a 1. Esto se hace al oprimir el interruptor 'I' y simular el reloj en el circuito integrado 74164("8-bit parallel-in, serial-out shift register") utilizando el interruptor 'Space'. El 74164 nos ayuda a colocar cada bit quenecesita ser probado a 1 mientras los otros son cero haciendo un "shift" de uno hacia la derecha cada vez que cambia su reloj. Para cada bit hay un D flip-flop que sostiene el valor de 1 si el resultado de comparar la entrada análoga con la referencia dada por el DAC es 1, y esto sucede cuando la primera es mayor que la segunda. Cuando se esta haciendo la prueba, el "tri-state buffer" deja pasarel reloj al D flip-flop, registrando todos los cambios que ocurran para el bit de prueba. Si el resultado del comparador es cero, se hará un "clear" al D flip-flop sólo si se esta probando el bit correspondiente (para lograr esta condición se utiliza el NAND) Luego que el DAC se ha estabilizado, el reloj permitirá que se registre el cambio en el flip-flop. Entonces se pasa al próximo bit a serprobado simulando el reloj en el 74164 a través del interruptor 'Space'. El reloj del D flip-flop del próximo bit a ser probado se activa, mientras que el bit anterior mantiene el resultado ya que no le llegan los cambios del reloj a su D flip-flop porque su "buffer" ahora estará desactivado. El proceso se repite 8 veces para probar todos los bits.
Operaciones
Para realizar los cómputos de este...
Un convertidor análogo a digital es un circuito que tiene una línea de entrada análoga y n líneas de salida digitales. Genera el código binario que es proporcional a la entrada de voltaje análoga. Todos los ADCs requieren al menos un comparador análogo, un elemento que acepte dos entradas análogas de voltaje y produzca una salida digital. Diferentes tipos de convertidoresanálogo a digital han sido desarrollados a través del tiempo. Los más populares son los de rampa o escalera y el de aproximaciones sucesivas.
El ADC contador de rampa es el más lento y simple de los ADC secuenciales. El registro de resultados es un contador de n bits que se pone en cero al comenzar la conversión. Mientras la salida del convertidor DAC sea menor que la entrada analógica,al contador se le permite seguir contando. Cuando la salida del DAC sea mayor que la entrada analógica el contador se detiene, su valor almacenado es el resultado, Esta técnica requiere un máximo de 2n pasos para realizar la conversión de n bits. En esta y todas las técnicas secuenciales el tiempo que toma cada paso debe ser mayor que el tiempo de estabilización del control digital, del DAC ydel comparador.
En este experimento vamos a estudiar sólo el de aproximaciones sucesivas. Esta técnica requiere sólo n ciclos de reloj para lograr una aproximación de n-bits. Este circuito opera de la siguiente manera. En el primer pulso de reloj el SAR es puesto en 1. Si la salida del comparador se mantiene alta este bit es mantenido en 1; si el comparador tiene una salida baja, el MSB espuesto en 0 por el SAR. En el próximo pulso de reloj el bit número 6 es puesto en 1, y como antes, si la salida del comparador es alta, este bit es mantenido en lógica 1. Este procedimiento es repetido seis veces más, y después de un total de 8 ciclos, la conversión esta completa.
Si la señal de entrada analógica al ADC puede cambiar significativamente durante la conversión, un circuitollamado "sample & hold " debe ser utilizado. El circuito "sample & hold" hace un muestreo del voltaje de entrada por un período corto de tiempo precediendo la conversión y retiene un voltaje constante de salida por la duración de la conversión. El "sample & hold" puede ser utilizado si las variaciones del voltaje de entrada durante el tiempo de conversión exceden la resolución del ADC.Diagrama Esquemático.
El funcionamiento de nuestro convertidor de análogo a digital es el siguiente:
Se inicializa el circuito al colocar el bit más significativo del DAC a 1. Esto se hace al oprimir el interruptor 'I' y simular el reloj en el circuito integrado 74164("8-bit parallel-in, serial-out shift register") utilizando el interruptor 'Space'. El 74164 nos ayuda a colocar cada bit quenecesita ser probado a 1 mientras los otros son cero haciendo un "shift" de uno hacia la derecha cada vez que cambia su reloj. Para cada bit hay un D flip-flop que sostiene el valor de 1 si el resultado de comparar la entrada análoga con la referencia dada por el DAC es 1, y esto sucede cuando la primera es mayor que la segunda. Cuando se esta haciendo la prueba, el "tri-state buffer" deja pasarel reloj al D flip-flop, registrando todos los cambios que ocurran para el bit de prueba. Si el resultado del comparador es cero, se hará un "clear" al D flip-flop sólo si se esta probando el bit correspondiente (para lograr esta condición se utiliza el NAND) Luego que el DAC se ha estabilizado, el reloj permitirá que se registre el cambio en el flip-flop. Entonces se pasa al próximo bit a serprobado simulando el reloj en el 74164 a través del interruptor 'Space'. El reloj del D flip-flop del próximo bit a ser probado se activa, mientras que el bit anterior mantiene el resultado ya que no le llegan los cambios del reloj a su D flip-flop porque su "buffer" ahora estará desactivado. El proceso se repite 8 veces para probar todos los bits.
Operaciones
Para realizar los cómputos de este...
Leer documento completo
Regístrate para leer el documento completo.