Descripción de una FPGA

Modelo, implementar y verificar los diseños FPGA
HDL Coder ™ y comprobador de HDL ™ acelerar el desarrollo de diseños FPGA y ASIC, ayudándole a completar su trabajo en días o semanas, no en meses. Además, HDL Coder se integra con las herramientas de diseño de FPGA e IP de Xilinx ® y Altera ® para proporcionar implementaciones optimizadas objetivo.
Con HDL Coder y Verificador de HDL, ustedpuede:
• Modelar, simular y explorar sus algoritmos en MATLAB y Simulink
• Generar código HDL sea independiente de la diana u objetivo optimizado
• Programa de Xilinx y Altera FPGA de MATLAB ® y Simulink ®
• Verifica el diseño de FPGA con las especificaciones de nivel de sistema
También puede utilizar HDL Coder y Verificador de HDL para generar y verificar objetivo independiente de Verilog o VHDLpara sus diseños ASIC.


FPGA y ASIC de diseño con HDL Coder y Verificador de HDL
Para los diseños FPGA y ASIC, puede utilizar HDL Coder ™ y comprobador de HDL ™ para especificar y explorar el comportamiento funcional, generar código HDL para su aplicación, y continuamente probar y verificar su diseño a través de cosimulación con simuladores de HDL o FPGA-in-the-loop.

Generar código HDL deMATLAB y Simulink
Puede generar código HDL sintetizable en FPGA y ASIC implementaciones en unos pocos pasos:
• Modelo de su algoritmo, incluyendo máquinas de estados finitos y elementos camino de datos, utilizando MATLAB ® ySimulink ® .
• Optimizar modelos para satisfacer la velocidad de alimentación de área objetivos para FPGA o ASIC de diseño utilizando métodos como el uso compartido derecursos (plegable) y la canalización distribuida.
• Generar código HDL Coder utilizando HDL.
• Prototipo en FPGAs y verificación automatizar HDL utilizando comprobador de HDL.
Generar código HDL desde MATLAB
Usando HDL Coder, usted puede convertir automáticamente código MATLAB de punto flotante a punto fijo y generar sintetizable VHDL y Verilog código. Con esta capacidad, puede modelar sualgoritmo en un alto nivel de MATLAB utilizando construcciones y objetos del sistema, mientras que la utilización de opciones para optimizar el código HDL generado.Puede utilizar la biblioteca de listas para usar elementos lógicos, como los contadores y temporizadores, que están escritos en MATLAB.
Generar código HDL desde Simulink
Usted puede utilizar el HDL Coder para generar código VHDL y Verilog deSimulink y Stateflow ® . Con Simulink, puede modelar su algoritmo utiliza una biblioteca de más de 200 bloques. Esta biblioteca proporciona funciones complejas, tales como el decodificador Viterbi, FFT, filtros CIC, y filtros FIR, para el modelado de sistemas de procesamiento de señal y comunicaciones y de generador de código HDL.
Prototipo en FPGAs
Usando HDL Coder, puede programar FPGAs,incluidos los dispositivos de Altera ® , Xilinx ® y otros proveedores FPGA.Esta capacidad le ayuda a crear prototipos de su diseño en hardware FPGA. El Asesor de flujo de trabajo de HDL Coder integra con Xilinx ISE ® y Altera Quartus ® II suites de diseño para programar automáticamente las FPGAs desde dentro de MATLAB y Simulink.
Usted puede utilizar el HDL Coder para crear prototipos de su algoritmoen una variedad de Xilinx y Altera juntas de desarrollo FPGA. Además, puede utilizar independiente de la diana código HDL para dispositivos FPGA programa de vendedores como Actel ® o Lattice Semiconductor ® .
Automatizar Verificación HDL
Puede volver a utilizar su MATLAB y Simulink banco de pruebas para verificar su código HDL usando cosimulación y funcionalidad FPGA-in-the-loop proporcionaVerificador de HDL.
Cuando se utiliza con el Comprobador de HDL, HDL Coder genera automáticamente cosimulación y FPGA-in-the-loop modelos para acelerar el flujo de trabajo para FPGA o ASIC verificación del diseño. Este enfoque elimina la necesidad de transferir manualmente los vectores de prueba y ayuda a identificar los errores anteriormente en el proceso de diseño ASIC.


• Sistema Generador...