pentium 3

Funcionamiento de un Pentium III
La memoria caché, está dividida en dos bloques. En primer lugar aparece la caché denominada de primer nivel o L1, ésta presenta un reducido tamaño y el acceso es rápido, siendo la primera que se consulta. Si la información no se encuentra allí, se recurre a la caché de segundo nivel o L2, que presenta un tamaño mayor y cuyo acceso es más lento aunque siguesiendo mucho más rápido que acceder a la memoria principal. El procesador Pentium III presenta dos cachés de tipo L1 (una dedicada a datos y otra a instrucciones) de 16 KB, y una caché de tipo L2 de 256 KB, donde se comparten instrucciones y datos.





Se aprecia una etapa de búsqueda de instrucciones y una unidad de decodificación


La etapa denominada “estación de reserva” se alojan variasunidades de ejecución especializadas. Algunas de ellas se dedican a las operaciones con enteros, y otras a las operaciones en coma flotante, operaciones con direcciones de memoria, etc.
También se distinguen unidades dedicadas a operaciones complejas, como la multiplicación y la división, y a otro grupo de instrucciones (como las extensiones multimedia MMX). Llama la atención una unidad deprocesamiento dedicada al grupo de instrucciones SSE (Streaming SIMD Extension). Estas instrucciones son de tipo SIMD (Single Instruction Múltiple Data), lo que significa que permiten ejecutar una misma instrucción sobre un conjunto de datos. Por supuesto, en esta etapa destacan las ALU. En el caso de las operaciones con direcciones de memoria, el elemento destacado recibe el nombre de AGU (AdressGeneration Unit, unidad de generación de direcciones).
En la parte inferior del esquema aparecen los bloques dedicados al almacenamiento de resultados. Nótese la presencia de conexiones que conducen los resultados de nuevo hacia las unidades de procesamiento.

Funcionamiento de un Pentium IV
In order front end. Esta etapa se encarga de buscar las instrucciones que los programas van a emplearpróximamente, y las prepara para ser utilizadas en la pipeline. El objetivo es proporcionar un flujo de instrucciones decodificadas a gran velocidad, de forma que sólo falte completar su ejecución. Se incluye un potente bloque de predicción de saltos, que emplea la información recogida durante la ejecución de las anteriores instrucciones para predecir cuáles serán las siguientes instrucciones aejecutar.
De esta forma, dichas instrucciones se pueden buscar en la caché L2 con antelación, confiando en las predicciones (el porcentaje de errores es muy reducido). Las instrucciones se decodifican y se transforman en micro operaciones, que son las instrucciones que el procesador realmente entiende. El bloque denominado Trace Cache es una versión avanzada de la caché L1 presente en el procesadorPetium III. La innovación radica en que la caché se conecta directamente al motor de ejecución del sistema (que sólo entiende micro operaciones, y no instrucciones sin decodificar). En otras palabras, la Trace Cache permite almacenar las instrucciones previamente buscadas y decodificadas. La forma de trabajar es análoga a la que se tenía en el caso del Pentium III, con la diferencia de que se trabajacon instrucciones de nivel más bajo
Out of Order Engine (motor de ejecución fuera de orden). Este bloque se encarga de planificar las micro operaciones para su ejecución. La lógica de ejecución fuera de orden incorpora varias etapas de almacenamiento (buffers) que reordenan el flujo de instrucciones, haciéndolo óptimo para un buen funcionamiento durante su avance por la pipeline. Elreordenamiento permite que las instrucciones se ejecuten tan pronto se disponga de los operandos necesarios (evitando el retardo que provoca dicha espera, lo que ha bautizado como burbujas en la pipeline).
Las instrucciones que vienen a continuación de una instrucción que produce retardos (y que no dependen de esta última) se ejecutan con anterioridad. De esta forma, cuando dichas instrucciones acaban su...