Practica 18

PRÁCTICA 18: SUMADOR SECUENCIAL CON QUARTUS II
OBJETIVOS
Realizar un circuito digital que sume, de forma secuencial, dos números de 3 bits en binario
natural.
Al finalizar la práctica, el alumno ha de ser capaz de:
−
−
−
−
−

Analizar y trocear proyectos grandes en partes más pequeñas (“divide y vencerás”)
Diseñar circuitos secuenciales complejos de varios niveles en la jerarquía.
Reutilizarbloques de otras prácticas.
Integrar distintos bloques en un mismo proyecto.
Depurar errores en proyectos de cierta envergadura.

MATERIAL
− Ordenador personal con Quartus II,
− Tarjeta de desarrollo de lógica programable DE1 de Altera.

DURACIÓN
2 sesiones.

INTRODUCCIÓN
En esta práctica, el alumno va a implementar un sumador secuencial completo de 3 bits. Su
estructura es como la mostrada en laFigura 1. Consta de un bloque sumador, que es el que
realiza la operación de suma; y de un bloque de control, basado en una máquina secuencial,
que es el que gestiona cómo se realiza la operación.
El funcionamiento del sistema (sumador secuencial) es el siguiente:
•

Existe una entrada llamada Reset_n, activa a nivel bajo, que sirve para inicializar
todos los bloques del sistema.

• Por otra parte,los números a operar son A[2..0] y B[2..0], y se validan al activar la
señal Run_n (activa a nivel bajo), a modo de Enter. Al cabo de unos ciclos de reloj, el
resultado de la operación A+B se mostrará en la salida S[3..0] y se activará la señal
Suma_Ok para indicar que el proceso ha finalizado.
• El proceso se puede repetir tantas veces como se quiera activando la señal Run_n
para validar losnúmeros A y B.

2
Práctica 18

Figura 1. Esquema de bloques de un sumador secuencial.

Figura 2. Esquema de bloques del bloque Sumador.

La estructura del bloque sumador se muestra en la Figura 2. Como se puede observar está
formado por:
• Registro P/S. Son dos registros de desplazamiento de 3 bits con entrada en
paralelo y salida en serie. Se emplean para almacenar los números A y B al comienzo
delproceso.
• Sumador 1 bit. Es un sumador completo de 1 bit.
• Registro S/P. Es un registro de desplazamiento de 3 bits con entrada serie y
salida en paralelo. Se emplea para almacenar el resultado de la suma.
El bloque de control de la Figura 1 es una máquina de estados que gestiona todas las señales
del bloque Sumador, es decir, indica cuándo hay que cargar los números A y B en los
registros, cuándohay que operar cada pareja de bits y cuándo se ha terminado de operar los
números.
A continuación, el desarrollo de la práctica se divide en dos sesiones.

3
Práctica 18

PRIMERA SESIÓN: BLOQUE DE CONTROL
TRABAJO PREVIO
Leer DESPACIO y DETENIDAMENTE los apartados Objetivos, Material, Duración e
Introducción de la práctica. A continuación, leer DESPACIO y DETENIDAMENTE los
apartados de la secciónPrimera Sesión: bloque de control.
Escribir en papel los cálculos necesarios para realizar todos los pasos que se piden en el
apartado Diseño. Estos cálculos los evaluará el profesor al principio de la sesión.

DESCRIPCIÓN
En esta primera sesión se va a diseñar, capturar y simular en Quartus II el bloque de control
de un sumador secuencial de 3 bits. Las características del bloque (señales deentrada y
salida), el funcionamiento del mismo y los pasos a realizar para su desarrollo se describen a
continuación.

CARACTERÍSTICAS DEL CIRCUITO
El bloque de control tiene tres entradas:
− La señal Reset_n, activa a nivel bajo, para inicializar la máquina de estados.
− La señal Reloj, de 50 MHz, que es el reloj de la máquina de estados.
− La señal Run_n, activa a nivel bajo, para validar losnúmeros a sumar y empezar la
operación de suma.
Y tres salidas:1
− Las señales Carga_Desplaza y Desplaza_Suma van directamente al bloque sumador
(ver el apartado de características del circuito de la segunda sesión).
− La señal Suma_Ok se activa durante un ciclo de reloj para indicar que se ha realizado la
operación y que el resultado en la salida correspondiente es válido.

FUNCIONAMIENTO
El...