Variador

DISPOSITIVOS LÓGICOS PROGRAMABLES
Y

LENGUAJE VHDL

Preparado por: Jairo M. Vergara Ávila

(Diapositivas tomadas de varias fuentes de Internet)

SPLDs (Dispositivos lógicos programables simples) – Estructuras lógicas basadas en planos AND-OR CPLDs (Dispositivos lógicos programables complejos) – Combinan varios SPLDs interconectados mediante una matriz de conmutación fija o programableFPGAs (Field Programmable Gate Arrays) – Incluyen bloques lógicos combinacionales, elementos de memoria y una red de interconexión programable

FPGA (Field Programmable Gate Arrays) XILINX SPARTAN 3
• • •

INTRODUCCIÓN GENERAL Fabricado en procesos de 90 nm y obleas de 300mm, en foundries
(fundición) de IBM, Intel, Sony, Texas Instruments y UMC. Arquitectura de E/S staggered(escalonados) de 55 m de ancho Buena relación precio/prestaciones con 1M de puertas de sistema por debajo de $12.00, 50K puertas por $2.95, y tres dispositivos con densidades intermedias por debajo $6.50 Dispositivos con capacidades entre 50K y 50M de puertas equivalentes (XC3S50, XC3S200, XC3S400, XC3S1000, XC3S1500 y XC3S4000) 1.28Mbits de BlockRAM Rango de E/S: desde 124 a 784 pines para cadadispositivo Gestión digital del reloj (DCM) Multiplicadores empotrados de 18x18bits para soportar aplicaciones de procesado de señal de altas prestaciones Soporte del entorno de depurado en chip

• • • • • •

INTRODUCCIÓN GENERAL
• • • Densidades de 74.880 de células lógicas Frecuencia máxima de reloj de 326 MHz Tres tensiones de alimentación:1.2V para el core, 1.2V a 3.3 V para E/S, y 2.5 V paralas funciones especiales Hasta 784 E/S con una tasa de transferencia de 622Mb/s, soporte de diferentes especificaciones estándares de E/S (LVDS, DCI, DDR) • Recursos lógicos: – Presencia de multiplexores con un número elevado de entradas – Abundancia de registros y generadores de funciones en los Slices/CLBs – Multiplicador de 18x18bits – Lógica JTAG compatible con los estándares IEEE 1149.1/1532Jerarquía de memoria 8 líneas de reloj

•

• •

Basys FPGA Board, 250K gates

Nexys2 FPGA Board

VHDL
VHSIC Hardware Design Language
(VHSIC es acrónimo de ‘Very High Speed Integrated Circuits’)

HISTORIA
El VHDL nace por iniciativa del Departamento de Defensa de EE.UU. (comienzo de los 80) En julio de 1983 tres compañías (Texas Instruments, IBM e Internetics) reciben el encargode desarrollarlo La primera versión se publica en agosto de 1985 En 1986 se convierte en un estándar del IEEE (IEEE 1076-1987) Posteriormente, con el estándar IEEE 1164 se le añaden nuevas características El estándar 1076 debe ser revisado cada cinco años. Actualmente rige el 1076-1993

Principales ventajas
• • • • • Estándar público Independiente de la tecnología Soporta diferentes metodologíasde diseño Independiente del sistema de diseño Compatible

DEFINICIÓN:
VHDL es un lenguaje de descripción de circuitos electrónicos
digitales que utiliza distintos niveles de abstracción. El significado de las siglas VHDL es VHSIC (Very High Speed Integrated Circuits) Hardware Description Language. Esto significa que VHDL permite acelerar el proceso de diseño. Los circuitos descritos en VHDLpueden ser simulados utilizando herramientas de simulación para reproducir el funcionamiento del circuito. Además utilizando herramientas de síntesis se puede implementar dicho circuito en un dispositivo lógico programable o en un circuito integrado.

MODELAJE DE HARDWARE
Al describir cualquier dispositivo en VHDL, el diseñador debe definir tres elementos principales:

Librerías (LIBRARY).La librería estándar es
siempre visible. Si se requieren utilizar otras librerías se deben importar.

La entidad (ENTITY). Especifica la interfaz del
circuito. Describe la forma de interconectar un bloque con los demás (entradas, salidas)

La arquitectura (ARCHITECTURE). Es la
descripción interna del circuito. Describe el comportamiento lógico del bloque

ENTIDAD
Las entidades definen...