Electronica

Técnica y diseño

Simulación y realización de un circuito de control automático de ganancia (AGC)
Sigfredo Pagel / Fernando Aguado / Fernando Isasi
ETSI de Telecomunicación. Universidad de Vigo

El circuito que se describe en este artículo es un control automático de ganancia (AGC) para operar con un receptor de comunicaciones y controlar la ganancia de la etapa de frecuencia intermedia. Laconfiguración está basada en una idea original de Wes Hayward y Doug DeMaw1 que se ha reformado y actualizado para un adecuado funcionamiento con receptores de HF en AM. Se utiliza una etapa de entrada basada en un FET en configuración fuente común acoplado directamente a un BJT en configuración emisor común. La configuración, muy poco descrita en la literatura, presenta buena ganancia para unAGC efectivo y una relativamente baja impedancia de salida, característica ésta, especialmente útil para el AGC de receptores con modulación de FM donde la constante de tiempo de ataque debe ser muy pequeña. En AM no se requiere una

constante de tiempo tan baja pero disponer de una baja impedancia de salida permite una mayor flexibilidad en el diseño. Se presentarán aquí los cálculos básicos parael diseño y se realizarán las simulaciones complementarias para la realización física del circuito. El circuito se montará sobre una placa impresa desarrollada con el programa PIA, posteriormente se comentarán los resultados. El diagrama en bloques del presente circuito se describe en la figura 1 y está formado, básicamente, por un acoplamiento de entrada de la señal que se toma de la últimaetapa de frecuencia intermedia (FI), la etapa de entrada del AGC de acoplamiento directo, un rectificador de AGC, la constante de tiempo de descarga RC y, finalmente, una etapa amplificadora de cc con seguidor de fuen-

te y un amplificador operacional de salida. La tensión de AGC se aplicará a dos etapas de FI. En una futura publicación se presentará un amplificador de FI, con filtros cerámicos ycircuitos integrados, susceptible de ser controlado por el presente sistema. La constante de tiempo de “ataque” depende de la carga del condensador C y de Ro (resistencia de salida de la primera etapa del AGC). Esta constante de tiempo suele tener una duración de unos cuantos milisegundos. La constante de tiempo de descarga RC es mucho mayor que la de carga (R>>Ro) y se la prefiere entre 200ms y1s. El circuito realimentado de la figura1 puede estudiarse a lazo abierto si se interrumpe el bucle en el punto X. El diseño comenzará por la etapa de entrada de acoplamiento directo. Etapa de entrada de acoplamiento directo La etapa de entrada estará formada por una estructura combinada entre un FET de canal N en configuración fuente común y un BJT tipo PNP en emisor común, ambos acopladosdirectamente como se indica en la figura 2. Las condiciones de diseño de este circuito con Rg=50Ω implican una ganancia de tensión máxima, en alterna, de aproximadamente 100 veces, es decir, unos 40dB y una alimentación de 12V de continua. El transistor BF245, FET de canal N, admite una corriente de drenaje aceptable, pudiendo trabajar cómodamente con una ID de 8 ó 9 mA en la mitad de su característica.El transistor 2N3906, PNP, es adecuado aunque podría utilizarse cualquier otro equivalente. La idea es polarizar el transistor bipolar (en situación de máxima ganancia de la etapa, RF=RF_mín) para una corriente de 1 a 2 mA y, de esta manera, evi-

Figura 1. Esquema en bloques

Figura 2. Amplificador de entrada del AGC

2

• Abril 2003

Técnica y diseño

tar que el sistema se cortepara valores menores de ganancia. Para alimentar el “drenador” (escape como le llaman algunos) del FET se utilizará una inductancia de choque tal que su impedancia en corriente alterna, a la frecuencia de trabajo (455kHz), sea mucho mayor que la resistencia de entrada del transistor BJT (Zch≈10Ri). Si se estima Riª1kW, un valor adecuado para el choque podría ser Lch≈3mH. Por otra parte, para una...