La Programación De Multiprocesadores Con Jerarquías De Memoria
Páginas: 16 (3840 palabras)
Publicado: 26 de julio de 2012
LA PROGRAMACIÓN DE MULTIPROCESADORES CON JERARQUÍAS DE MEMORIA
INTRODUCCIÓN
Los procesadores multinúcleo con la memoria explícita logrado las jerarquías se originó en el ámbito de la juegos y gráficos [1], [2], y ahora está saliendo como de uso general de plataformas informáticas de gama alta. Más recientemente, los fabricantes de procesadores de la corriente principal mercados decomputación, tales como Intel y AMD presentó diseños similares [3].
Todos estos procesadores disponer de datos en paralelo componentes como aceleradores. Este la aceleración se consigue a través de múltiples escalares o SIMD núcleos de alta en el chip de ancho de banda, y explícita transferencias de datos entre memorias locales y rápida DRAM externa. Transferencias de datos explícitos permiten laprogramador para el uso óptimo de las políticas de almacenamiento en caché y varios buffers de transmisión de datos que permiten la superposición cálculo con los datos de la transferencia de latencia [4].
La gestión de la jerarquía de memoria en varios núcleos procesadores presenta ventajas y desventajas en términos de rendimiento, la complejidad del código, y el esfuerzo de optimización.
Losprocesadores multinúcleo basado en coherencia hardware managed caches proporcionar la abstracción de una sola compartir el espacio de direcciones. Esta abstracción es conveniente
para los programadores, ya que les libera de tener para gestionar datos de forma explícita que se mueve a través de la jerarquía de memoria y entre los núcleos. El hardware sincroniza automáticamente los datos en la memoriaprincipal ya través de la caché en cada núcleo de manera que todos los núcleos tienen una visión consistente de la memoria compartida. Por el contrario, software gestionados memorias locales introducir disjuntos espacios de direcciones que el programador es responsable para mantener constante. Debido a que los programadores
deben manejar los datos, pueden también explícitamente gestión de lalocalidad. El programador puede decidir qué y cuando los datos se colocan en la memoria local, lo que los datos se reemplaza y lo que el diseño de datos se encuentra en las memorias locales, que pueden diferir de la disposición de datos en off-chip DRAM [5]. En este trabajo, analizar y evaluar el apoyo
para expresar el paralelismo y la localidad en la programación modelos de procesadores multi-conexplícita logró jerarquías de memoria. Usamos la célula procesador como un banco de pruebas experimentales, que describen en la Sección 2. Se estudian tres de programación motivados por modelos y desarrollado para el celular procesador. Exploramos abstracciones para especificar
tareas en paralelo, especificando los conjuntos de trabajo en paralelo de tareas, la granularidad de control de tareas, yla programación transferencias de datos hacia y desde las memorias locales.
Comparamos implícita versus explícita los modelos de programación para la gestión de la localidad. Se describe la programación modelos en la Sección 3. Sección 4 se describen dos
científica de aplicaciones paralelas que utilizamos en nuestra estudio, IPP [6] y Fixedgrid [7]. Estas aplicaciones el estrés, tanto lapotencia de cálculo y la memoria ancho de banda.
Estipulamos que los modelos de programación con el implícito localidad de gestión a través del compilador y tiempo de ejecución apoyo puede ayudar a la productividad del programador.
Los programadores a escribir menos código, se refieren a una vista de alto nivel de la localidad, y confiar más en la compilador y el entorno de ejecución para elparalelismo y la gestión de la localidad. Sin embargo, explícita gestión de la localidad es a menudo necesaria para el desempeño
la optimización y el control explícito de espacios de direcciones privadas ejecutadas en algunos programas los modelos de ayuda en esta dirección.
2 RETOS DE CÉLULAS DE PROGRAMACIÓN
Los elementos de procesamiento sinérgico (SPE) son de 128 - los procesadores de...
INTRODUCCIÓN
Los procesadores multinúcleo con la memoria explícita logrado las jerarquías se originó en el ámbito de la juegos y gráficos [1], [2], y ahora está saliendo como de uso general de plataformas informáticas de gama alta. Más recientemente, los fabricantes de procesadores de la corriente principal mercados decomputación, tales como Intel y AMD presentó diseños similares [3].
Todos estos procesadores disponer de datos en paralelo componentes como aceleradores. Este la aceleración se consigue a través de múltiples escalares o SIMD núcleos de alta en el chip de ancho de banda, y explícita transferencias de datos entre memorias locales y rápida DRAM externa. Transferencias de datos explícitos permiten laprogramador para el uso óptimo de las políticas de almacenamiento en caché y varios buffers de transmisión de datos que permiten la superposición cálculo con los datos de la transferencia de latencia [4].
La gestión de la jerarquía de memoria en varios núcleos procesadores presenta ventajas y desventajas en términos de rendimiento, la complejidad del código, y el esfuerzo de optimización.
Losprocesadores multinúcleo basado en coherencia hardware managed caches proporcionar la abstracción de una sola compartir el espacio de direcciones. Esta abstracción es conveniente
para los programadores, ya que les libera de tener para gestionar datos de forma explícita que se mueve a través de la jerarquía de memoria y entre los núcleos. El hardware sincroniza automáticamente los datos en la memoriaprincipal ya través de la caché en cada núcleo de manera que todos los núcleos tienen una visión consistente de la memoria compartida. Por el contrario, software gestionados memorias locales introducir disjuntos espacios de direcciones que el programador es responsable para mantener constante. Debido a que los programadores
deben manejar los datos, pueden también explícitamente gestión de lalocalidad. El programador puede decidir qué y cuando los datos se colocan en la memoria local, lo que los datos se reemplaza y lo que el diseño de datos se encuentra en las memorias locales, que pueden diferir de la disposición de datos en off-chip DRAM [5]. En este trabajo, analizar y evaluar el apoyo
para expresar el paralelismo y la localidad en la programación modelos de procesadores multi-conexplícita logró jerarquías de memoria. Usamos la célula procesador como un banco de pruebas experimentales, que describen en la Sección 2. Se estudian tres de programación motivados por modelos y desarrollado para el celular procesador. Exploramos abstracciones para especificar
tareas en paralelo, especificando los conjuntos de trabajo en paralelo de tareas, la granularidad de control de tareas, yla programación transferencias de datos hacia y desde las memorias locales.
Comparamos implícita versus explícita los modelos de programación para la gestión de la localidad. Se describe la programación modelos en la Sección 3. Sección 4 se describen dos
científica de aplicaciones paralelas que utilizamos en nuestra estudio, IPP [6] y Fixedgrid [7]. Estas aplicaciones el estrés, tanto lapotencia de cálculo y la memoria ancho de banda.
Estipulamos que los modelos de programación con el implícito localidad de gestión a través del compilador y tiempo de ejecución apoyo puede ayudar a la productividad del programador.
Los programadores a escribir menos código, se refieren a una vista de alto nivel de la localidad, y confiar más en la compilador y el entorno de ejecución para elparalelismo y la gestión de la localidad. Sin embargo, explícita gestión de la localidad es a menudo necesaria para el desempeño
la optimización y el control explícito de espacios de direcciones privadas ejecutadas en algunos programas los modelos de ayuda en esta dirección.
2 RETOS DE CÉLULAS DE PROGRAMACIÓN
Los elementos de procesamiento sinérgico (SPE) son de 128 - los procesadores de...
Leer documento completo
Regístrate para leer el documento completo.