CRONOMETRO DIGITAL

CRONOMETRO DIGITAL



RESUMEN

El objetivo de esta práctica es la aplicación de los conceptos aprendidos sobre flip-flops en la implementación de aplicaciones de lógica secuencial.



INTRODUCCION
Los dispositivos digitales medidores de tiempo son una aplicación de lógica secuencial en la solución de una situación de nuestra vida diaria.

OBJETIVOS
Con esta práctica Se pretendeaplicar los conceptos y habilidades adquiridas en el área de lógica secuencial, mediante el diseño y la implementación de cronometro digital.
CONTENIDO
MARCO TEORICO
flip flop maestro-esclavo
Un flip flop maestro-esclavo se construye con dos FF, uno sirve de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La información deentrada es transmitida hacia el FF maestro, cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al mismo estado del maestro.

Circuito Integrado 7490.
Un 7490 es un contador que puede contar del 0 al 9 de una forma cíclica, y ese es su modo natural. QA, QB. QC y QD son cuatro bitsen un número binario, desde el 0 al 9. Se puede configurar el integrado para que realice un conteo máximo de números y luego volver a cero. Se hace cambiando el cableado de las líneas R01, R02, R91 y R92. Si R01 y R02 son 1, es decir, 5 voltios, y tanto R91 o R92 son 0, entonces el integrado llevará QA, QB, QC y QD a 0000. Si R91 y R92 es 1, entonces el contador en QA, QB, QC y QD irá a 1001Para realizar conteo en BCD, la entrada de CP1 debe ser conectada a la salida Q0. La entrada de CP0 recibe la cuenta entrante y una secuencia de cuenta de BCD es producida.
Conteo Salidas
QD QC QB QA
0 L L L L
1 L L L H
2 L L H L
3 L L H H
4 L H L L
5 L H L H
6 L H H L
7 L H H H
8 H L L L
9 H L L H
. Cada dispositivoconsiste en cuatro flip-flop de maestro/esclavo que internamente van conectados para proveer una sección divisor por dos y un divisor por cinco.El divisor por dos y por cinco " - no requieren Ningunas interconexiones externas. El primer flip-flop es usado como un elemento binario para la función " divisor por dos " CP0 como la entrada y Q0 como la salida. La entrada CP1 es usada para realizar laoperación binaria " dividir por cinco " en la salida Q3.

Figura 1. Esquema interno CI 7490.


Circuito Astable

Cuando se le aplica la tensión de alimentación la salida nos da primero nivel alto por que los dos comparadores están conectados juntos y la tensión es inferior a 1/3 +Vcc y por lo tanto se activara el comparador inferior dando nivel alto a la salida y permaneciendo TR14 encorte permitiendo la carga de C1 por medio de las 2 resistencias. R1a, R1b y C1 están en serie formando un divisor de tensión, la patilla 7 está conectada entre las dos resistencias y los comparadores están conectados entre R1b y C1 por lo tanto C1 se va cargando y al llegar a 2/3 de +Vcc se activara el comparador superior y la salida cambiara de estado pasando a nivel bajo, permanecerá en esteestado hasta que el condensador descienda a 1/3 de +Vcc. Al activarse anteriormente el comparador superior TR14 se comportara como un interruptor cerrado y C1 podrá descargarse por R1b. Al cargarse por medio de 2 resistencias y descargarse por una sola está más tiempo cargándose que descargándose y esto se refleja en la salida permaneciendo más tiempo a nivel alto que a nivel bajo. Así permanecerásucesivamente mientras tenga una tensión de alimentación. Se genera una señal cuadrada en el tiempo, es decir, en la salida, se dispone de una señal cuadrada con un ciclo de completo que viene determinado por :F = 1/T = 1.44 / [C1*(R1a+2*R1b)]
Si se desea ajustar el tiempo que está a nivel alto y bajo cercano al 50%, se deben aplicar : Salida a nivel alto: T1 = 0.693*(Ra+Rb)*C
Salida a...