Diseño De Multietapa Bjt
Páginas: 6 (1252 palabras)
Publicado: 7 de noviembre de 2012
PROYECTO FINAL: DISEÑO DE AMPLIFICADOR MULTIETAPA
Andrés Felipe Berrio Joan Andrés Ordoñez López
INTRODUCCIÓN Cómo a partir de un dispositivo semiconductor como lo es el transistor, se puede lograr el diseño de un amplificador multietapa en el cual se hace uso de las diferentes configuraciones de los BJT para lograr el incremento de una señal de voltaje. OBJETIVOS OBJETIVO GENERAL Diseñar eimplementar un amplificador multietapa. OBJETIVOS ESPECÍFICOS Diseñar y evaluar amplificadores multietapa discretos e integrados empleando las diferentes técnicas de variación de la ganancia
En el presente proyecto se pretende mostrar Utilizar ORCAD 10.3 para la simulación de cada uno de los parámetros de cada uno de los amplificadores multietapa. PARÁMETROS DEL DISEÑO Ganancia de voltaje 100 5% Fuentes de alimentación de 20v Rango de excursión a la salida: 10v pico a pico (medido a 10 KHz).
Resistencia de entrada mayor o igual 100KΩ. Resistencia de salida menor o igual a 100Ω.
El amplificador debe estar compensado con respecto a variaciones de temperatura. DISEÑO El diseño está conformado por cuatro etapas, de las cuales dos de ellas son colector común y dos son emisor común,acopladas como se muestra en el siguiente esquema:
Vi Vo Colector común Emisor común Emisor común Colector común
Integrar los conocimientos adquiridos en las diferentes asignaturas teóricas y prácticas vistas durante la carrera, en el diseño y desarrollo de proyectos.
Utilizar ORCAD para la simulación de cada uno de los parámetros más importantes de los amplificadores multietapa.Diagrama de bloques
DESARROLLO El diseño consiste en cuatro etapas: dos etapas seguidoras de voltaje (primera y última etapa) y dos etapas inversoras (segunda y tercera etapa),
acoplando con un capacitor entre la segunda y la tercera etapa e incluyendo capacitores de desvió en las etapas inversoras tal como se observa en la siguiente figura:
V1 20 R8 470 R5 200 R1 330k R2 1 50 V2 VOFF = 0VAMPL = 100mV FREQ = 10k AC = 1 C1 2 100u Q2N2222 Q2 R9 330 Q2N2222 R3 220k R4 3.9k R6 22 R11 10 R16 8.2k Q1 C3 2 100u Q3 1 R10 330 C6 2 100u 1 Q2N2222 R13 150 1 R15 3.3k Q4
ETAPA I SEGUIDOR DE VOLTAJE En la primera etapa del diseño, se busca una resistencia de entrada alta por lo cual se hizo uso de esta configuración.
0
TIP41C C5 2 100u
V
V1 20 R4 330k
R14 100
0
2
0 0 0R12 390 2
1
C4 100u
0
R7 220 1
C2 100u
V3 20
0
0
0
1
C1 2 100u
Q1
En donde todas las etapas emplean transistores NPN 2N2222 debido a que posee un beta mayor que sus similares NPN y a que soporta mayor corriente, con el fin de obtener en la salida el valor deseado de la señal amplificada. REDES DE DOS PUERTOS
Q2N2222 R5 220k
R3 3.9k
0
De acuerdocon la figura de la redes de dos puertos, podemos determinar la ganancia de voltaje,
Ganancia
Resistencia de entrada De la siguiente forma:
Resistencia de salida
En términos de ganancia de voltaje: ETAPA II INVERSOR En la segunda etapa del diseño, se busca que el transistor amplifique la señal de entrada que recibe, proporcionando una ganancia de voltaje negativo que sea adecuada paralos propósitos específicos del diseño considerando las limitaciones del dispositivo.
V1 20
V4 R7 470 R9 330 C5 20
R4 200
0
C2 2 1
C6 Q3 1 100u R8 330
0
1
2
100u Q1 Q2N2222
100u
2
Q2N2222
R5 22
R10 10
R6 220
2 C1 100u
R11 390
2 C4 100u
1
1
0
0
V3 20
Ganancia
0
Ganancia
Resistencia de entrada Resistencia de entrada Resistencia desalida Resistencia de salida
ETAPA III INVERSOR En la tercera etapa del diseño, se busca obtener la ganancia de voltaje complementaria a la etapa precedente con el objetivo de cumplir con las especificaciones dadas.
ETAPA IV SEGUIDOR DE VOLTAJE En la última etapa se busca conseguir la impedancia de salida baja requerida y mantener la salida en fase con la señal de entrada, para esto se...
Andrés Felipe Berrio Joan Andrés Ordoñez López
INTRODUCCIÓN Cómo a partir de un dispositivo semiconductor como lo es el transistor, se puede lograr el diseño de un amplificador multietapa en el cual se hace uso de las diferentes configuraciones de los BJT para lograr el incremento de una señal de voltaje. OBJETIVOS OBJETIVO GENERAL Diseñar eimplementar un amplificador multietapa. OBJETIVOS ESPECÍFICOS Diseñar y evaluar amplificadores multietapa discretos e integrados empleando las diferentes técnicas de variación de la ganancia
En el presente proyecto se pretende mostrar Utilizar ORCAD 10.3 para la simulación de cada uno de los parámetros de cada uno de los amplificadores multietapa. PARÁMETROS DEL DISEÑO Ganancia de voltaje 100 5% Fuentes de alimentación de 20v Rango de excursión a la salida: 10v pico a pico (medido a 10 KHz).
Resistencia de entrada mayor o igual 100KΩ. Resistencia de salida menor o igual a 100Ω.
El amplificador debe estar compensado con respecto a variaciones de temperatura. DISEÑO El diseño está conformado por cuatro etapas, de las cuales dos de ellas son colector común y dos son emisor común,acopladas como se muestra en el siguiente esquema:
Vi Vo Colector común Emisor común Emisor común Colector común
Integrar los conocimientos adquiridos en las diferentes asignaturas teóricas y prácticas vistas durante la carrera, en el diseño y desarrollo de proyectos.
Utilizar ORCAD para la simulación de cada uno de los parámetros más importantes de los amplificadores multietapa.Diagrama de bloques
DESARROLLO El diseño consiste en cuatro etapas: dos etapas seguidoras de voltaje (primera y última etapa) y dos etapas inversoras (segunda y tercera etapa),
acoplando con un capacitor entre la segunda y la tercera etapa e incluyendo capacitores de desvió en las etapas inversoras tal como se observa en la siguiente figura:
V1 20 R8 470 R5 200 R1 330k R2 1 50 V2 VOFF = 0VAMPL = 100mV FREQ = 10k AC = 1 C1 2 100u Q2N2222 Q2 R9 330 Q2N2222 R3 220k R4 3.9k R6 22 R11 10 R16 8.2k Q1 C3 2 100u Q3 1 R10 330 C6 2 100u 1 Q2N2222 R13 150 1 R15 3.3k Q4
ETAPA I SEGUIDOR DE VOLTAJE En la primera etapa del diseño, se busca una resistencia de entrada alta por lo cual se hizo uso de esta configuración.
0
TIP41C C5 2 100u
V
V1 20 R4 330k
R14 100
0
2
0 0 0R12 390 2
1
C4 100u
0
R7 220 1
C2 100u
V3 20
0
0
0
1
C1 2 100u
Q1
En donde todas las etapas emplean transistores NPN 2N2222 debido a que posee un beta mayor que sus similares NPN y a que soporta mayor corriente, con el fin de obtener en la salida el valor deseado de la señal amplificada. REDES DE DOS PUERTOS
Q2N2222 R5 220k
R3 3.9k
0
De acuerdocon la figura de la redes de dos puertos, podemos determinar la ganancia de voltaje,
Ganancia
Resistencia de entrada De la siguiente forma:
Resistencia de salida
En términos de ganancia de voltaje: ETAPA II INVERSOR En la segunda etapa del diseño, se busca que el transistor amplifique la señal de entrada que recibe, proporcionando una ganancia de voltaje negativo que sea adecuada paralos propósitos específicos del diseño considerando las limitaciones del dispositivo.
V1 20
V4 R7 470 R9 330 C5 20
R4 200
0
C2 2 1
C6 Q3 1 100u R8 330
0
1
2
100u Q1 Q2N2222
100u
2
Q2N2222
R5 22
R10 10
R6 220
2 C1 100u
R11 390
2 C4 100u
1
1
0
0
V3 20
Ganancia
0
Ganancia
Resistencia de entrada Resistencia de entrada Resistencia desalida Resistencia de salida
ETAPA III INVERSOR En la tercera etapa del diseño, se busca obtener la ganancia de voltaje complementaria a la etapa precedente con el objetivo de cumplir con las especificaciones dadas.
ETAPA IV SEGUIDOR DE VOLTAJE En la última etapa se busca conseguir la impedancia de salida baja requerida y mantener la salida en fase con la señal de entrada, para esto se...
Leer documento completo
Regístrate para leer el documento completo.