Dispositivos Logicos Programables

Dispositivos lógicos programables con registro
Los flip-flops o latches guardan el estado en uno o más elementos de memoria. La variable ‘x’ de entrada del circuito y la variable ‘y’ son las de estado, que son las salidas de la memoria. La salida del circuito se denomina ‘z’. La información de estado siguiente se denomina ‘Y’.
Hay varios tipos de modelos básicos para ilustrar diversosaspectos de la estructura de un circuito secuencial. La más común es dividir el bloque de lógica combinatoria para distinguir la generación de salidas de las variables de estado siguiente. El cual permite distinguir más fácil entre un modelo de Mealey y de Moore.
Para los circuitos de salida de curcuitos logicos combinatorios, su salida es asincronas con el reloj. Las salidas combinatoria responden deinmendiante al cambio de las entradas o de las variables de estado. En muchos casos conviene sincronizar los cambios de las entradas con las del reloj. Esto se hace agregando un registro de salida al circuito de modo que el reloj controle los registro de corrimiento tanto del estado como los flip flops de salida.
Las salidas de flip flop se puden conectar con pines externos, llamados salidascon registros, o bien las salidas de los flip flops pueden retroalimentar sin conectarse a los pines externosm en cuyo caso se llama registros ocultos.
En los modelos de Mealey con PLD pueden utilizar registros ocultos porque las variables no tienen que ser visibles. Los modelos de Moore requieren que los flip flops de estado controlen las salidas externas, requiriendo salidas con registros yretroalimentación.
En los modelos de Moore nose necesitan salidas combinatorias, Sin embargo, todos los flip flops de las variables de estadab deben controlar salidas externas.
Si se quiere implementar un maquina secuencial con salidas asincronas, necesitamos salidas con registros para formar un latch con las salidas, aunque estos valores de salida no tengan que retroalimentarse al arreglo.Secuenciadores lógicos programables mediante campos
FPLS, es uno de los elementos lógicos programables más antiguo. Un FPLS está organizado en torno de un arreglo lógico programables mediante campos FPLA.
Los circuitos secuenciales se realizan en un FPLS asignando las variables de estad ‘y’ a r flip flop (registros ocultos o salidas con registro, asignando las salidas externas ‘z’ a pines de entrada.PLD con macroceldas lógicas programables
Para que los PLD sean más flexibles, existen dispositivos con macroceldas lógicas programable en vez de configuraciones sencillas de flip flops en las salidas. Una macrocelda es un circuito lógico asociado a un pin de salida con un flip flop y varias opciones programables. Sus características son la capacidad de ignorar el flip flop, modo deoperación elección de Q o el complemento como salida o señal de retroalimentación, la capacidad para que utilice salida con registro o registro oculto y opciones del reloj y la entrada clear.


Arreglo programables de compuertas
Por su arquitectura básica, los PLD están limitados a la realización de expresiones de conmutación SOP de dos niveles, para todas las variables de salida de excitación. Unarreglo de compuertas no tiene una arquitectura de interconexión fija, sino que proporciona varias compuertas lógicas sencillas y otros elementos sin conexión fija entre sus salidas y entradas. Los arreglos de compuertas programables mediante campos son programados por el usuario mediante un programador de dispositivo especial que crea las interconexiones entre las compuertas.
Arreglo de celdaslógicas
Tiene una matriz de bloques lógicos configurables, cada uno de los cuales tiene un flip flop y un pequeño bloque de lógica combinatoria. Las entradas y salidas de los CLB e IOB se interconectan mediante segmentos de cable que están en los canales de cableado entre las filas y columnas de bloques. Los multiplexores conectan los bloques con estos segmentos de cable y las matrices de...