divisores digitales

Un contador digital como es el circuito integrado 74LS393 es un divisor algo más complejo, se trata
de un dispositivo constituido por un doble contador binario en su interior, cada uno formado por
cuatro flip-flop Maestro-Esclavo, conectados de modo que nos permite realizar contadores de 4 bits
(se pueden considerar dos 74LS93 en una cápsula) .

Fig. 02- 74LS393
El divisor 74LS93 (TTL).Como ejemplo entiendo que es suficiente lo anteriormente descrito, ahora vamos a abordar los
circuitos integrados digitales comerciales, lo habitual en este caso sería hablar de los 74LS90
(decimal), 74LS92 (binario), 74LS93 (divisor de 4 bits), los patillajes DIL de los actuales y sus
respectivas estructuras, se muestran a continuación.

Fig. 03- Composición interna de los 74LS90-92-93
ElDivisor por 16 en binario.
En la figura 04, puede apreciarse el modo de conexión interna entre sus patillas, atención a la tabla
de verdad adjunta, tratando de comprender la secuencia de conteo seguida. El reloj CP es una
señal negada y el reset maestro MR, permite poner a 0 la cadena de 4 filp-flop T, simultáneamente.

Fig. 04 Diagrama interno y tabla de verdad.
Veamos a continuación, elconexionado del 74LS93 y el diagrama de fases, con el fin de obtener la
división por 16 en binario. La señal se aplicará a la entrada CKA (patilla 14), la salida QA (patilla
12, primera sección) del primer flip-flop se conecta con la entrada CKB (patilla 1, segunda sección).
Al aplicar impulsos de nivel H, de forma simultanea en las entradas R (patillas 2 y 3) inicializarán el
divisor a 0000. Lassalidas en binario se obtienen en las patillas señaladas como QA, QB, QC y QD
respectivamente y consecuentemente la salida QD presentará la división por 16 de la señal de
entrada.

El Divisor por 8 en BCD.
En la siguiente figura 06, presentamos el modo de configurar las entradas y salidas para conseguir
un divisor por 8 y con salida codificada en BCD. Si comparamos esta figura con laanterior figura
05, podemos apreciar la aparente y sutil variación del resultado de conectar la salida QD (patilla
11) a las patillas 2 y 3 de puesta a cero, lo que hace que al llegar a 8 el contador dicha salida
reponga a 0000, dando como resultado el reinicio del contador y por tanto del divisor.

Fig. 06 - Divisor por 8 en BCD y diagrama de tiempos.
El Divisor por 6.
La forma de conectar el74LS93, para obtener un divisor por 6 es muy sencilla, obsérvese el
esquema de la figura 07 con su diagrama de tiempos y trate el lector de comprender su
funcionamiento. Recordar que el primer FF es un divisor por 2 y la segunda entrada CKB
corresponde a un segundo divisor por 8, formado por los 3 F-F restantes que conforman al
74LS93.

Fig. 07 - Divisor por 6 y diagrama de tiempos.

Comoya se ha mencionado los impulsos aplicados a la entrada CKA, su salida QA por la (patilla
13), se aplica de nuevo a la entrada CKB (patilla 1) de la cadena de divisores siguientes, la salida
QB se aplica a R01 y la salida QC a R02 y de este modo conseguimos nuestro objetivo. Esto esta
muy bien, ya que estamos tratando de una serie de divisores en cadena y si pensamos un poco
lograremos estosobjetivos, no obstante parece menos viable conseguir un divisor por un número
impar. La respuesta, la podemos ver a continuación.
El Divisor por 9.
Con el fin de obtener la división por 9, hemos interconectado nuestro 74LS93 del modo que se
aprecia en la figura 08. Como siempre, los impulsos se aplican a la entrada CKA y son recogidos
en la salida S.

Fig. 08 - Divisor por 9 y diagrama detiempos.
La salida S es la unión entre la salida QD y la R02, como puede verse. Observar que el impulso de
salida tiene un ancho de dos pulsos de entrada.
El divisor por 10.
Para obtener un divisor por 10, el conexionado de las entradas y salidas del circuito integrado
74LS93 o similar, se debe corresponder con lo descrito en la figura 09 que se muestra debajo de
estas líneas.

Fig. 09 -...