Fan In Fan Out

Buffers y celdas de entrada / salida:
El retardo de propagación de un bloque depende la velocidad de carga y descarga de este, por lo tanto depende de la condensador y la resistencia o impedancia equivalente de los transistores a través de los cuales se realiza la carga o descarga. Directamente relacionados con los dos factores mencionados, capacidad y resistencia, se encuentran dos propiedadesde cualquier bloque: fanin y fanout.
Fan in: La capacidad de un nodo tiene dos contribuciones importantes: una es la capacidad asociada a la interconexión y la segunda contribución corresponde a las puertas de transistores que constituyen la entrada del bloque siguiente al nodo considerado. Por tanto, sólo por conectar la entrada de un bloque a un nodo del circuito, ese nodo ya presenta unacierta carga capacitiva. Si un mismo nodo se conecta a la entrada de varios bloques, entonces su carga capacitiva será la suma de las contribuciones de cada bloque. La medida de cuánta carga capacitiva representa conectar la entrada de un bloque a un nodo es lo que se llama fanin del bloque.
Fan-out: El otro factor que interviene en el tiempo de control es la resistencia de salida de todo el bloque,se relaciona con el fan-out de un bloque; por lo tanto mientras mayor sea el fanout de un bloque, con más rapidez ese bloque será capaz de cambiar de estado.
Si el fabricante no proporciona el FAN OUT, se puede calcular como:
Fan-out a nivel bajo=IOLmáxIILmáx
Fan-out a nivel alto=IOHminIIHmin
Hay dos tipos de unidades para fanin y fanout: relativas y absolutas. Las relativas se expresan enrelación a las propiedades de un bloque particular, generalmente un inversor estándar. Y las absolutas se expresan en unidades de capacidad: en este caso el valor de fanin representa la carga capacitiva y el valor de fanout representa la máxima carga que el bloque puede controlar sin violar el tiempo de transición máximo establecido para esa tecnología o aplicación.
Por ejemplo el retardo depropagación del inversor es proporcional a la constante de tiempo de la red RC formada por el transistor cerrado (ON) y la capacidad.

Inversor CMOS:

Modelo en resistencias y condensadores del inversor:

Cuando el inversor pasa de estado lógico alto a estado lógico bajo el tiempo que se demora en realizar esta acción es denominado tpHL(tiempo de paso de High a Low), como ya lo habíamosmencionado antes este tiempo es una función de la resistencia y el condensador asociado a su carga y descarga, por lo tanto:
tpHL=f(Rn,CL)
tpHL= ln2ReqnCL = 0.69 ReqnCL
Análogamente para el valor del tiempo de paso de estado lógico bajo a estado lógico alto (tpLH)
tpLH= ln2ReqpCL = 0.69 ReqpCL
Luego, el tiempo de propagación total de inversor será:
tp= (tpLH + tpLH)/2 = 0.69CL(Reqp + Reqn)/2Según la fórmula para igualar los tiempos de subida y bajada sólo debemos hacer que los valores de las resistencias sean iguales.
tPHL=0.69CLReqn=0.69CL(3VDD4IDSATn)
Del gráfico podemos observar como varía el tiempo de paso de alto a bajo según VDD

Donde CL es la capacidad del nodo controlado, K’ es la constante de transconductancia del NMOS o PMOS según el caso, W y L son las dimensiones delcanal del transistor, y VT es la tensión umbral.
Para mejorar el diseño debemos tener en cuenta lo siguiente:
* Reducción de CL:

Minimizar la difusión del drenador debido a la capacidad interna de la propia puerta
Capacidad de las interconexiones
Fanout

* Incrementar el ratio W/L:

De la fórmula mostrada anteriormente se deduce que diseñando adecuadamente W y L, puede conseguirse untiempo de propagación determinado, es decir podemos variar el tiempo de retardo modificando el área de nuestro layout, por eso es la optimización más importante en el diseño Full Custom; sin embargo debemos tener cuidado con la autocarga al realizar nuestro diseño, la autocarga sucede cuando la capacidad intrínseca domina a la capacidad de carga

* Aumento del potencial de alimentación...