Info Lab

Laboratorio –Análisis y diseño de microprocesadores Proyecto curricular de ingeniería electrónica. Facultad de Ingeniería. Universidad Distrital FJC Horario: Grupo 03: Martes 8 – 10 am. Grupo 04 :Martes 2 – 4 pm. Profesor: Miguel A. Melgarejo R. Email: mmelgarejo@udistrital.edu.co Lugar: Laboratorios de computación, sala 501, SAB.

Objetivos


Metodología
El laboratorio se desarrollaráe`´n dos etapas: 1. Etapa de entrenamiento (7 semanas): El profesor llevará a cabo la presentación de conceptos básicos sobre modelado, si+çi+mulación y síntesis de circuitos digitales en VHDL.Igualmente, entrenará al estudiante en la utilización de herramientas software para tales propósitos. En esta etapa se desarrollarán cinco prácticas las cuales conducirán al desarrollo del proyecto 1. 2. Etapade proyecto (9 semanas): Los estudiantes desarrollarán dos proyectos de aplicación en los cuales reforzarán los conceptos presentados en teoría y en la etapa de entrenamiento. Observaciones: • • • • •El profesor estará respaldado por un monitor de laboratorio. Los estudiantes podrán conformar grupos de mínimo dos y máximo tres personas. Los grupos que se disuelvan en el transcurso del semestretendrán una penalización en la calificación final del laboratorio. Por favor elija adecudamente su grupo de trabajo. Los estudiantes tan solo podrán tomar el laboratorio en los horarios asignados a losgrupos 03 y 04. Se llevará control de asistencia al laboratorio.

Organización.
Etapa de entrenamiento Etapa de aplicación

Semana 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Observaciones:

FechaTema Introducción a VHDL VHDL : circuitos combinacionales VHDL: circuitos sincrónicos Implementación FPGA 1 Máquinas de estado Implementación proyecto 1 Presentación del proyecto 1 VHDL: ASMsPlaneación del ASM Síntesis del ASM Implementación del ASM Presentación del proyecto 2

Información adicional Práctica Asignación proyecto 1: parte combinacional Asignación proyecto 1: parte sincrónica,...