lab de circuitos

PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ
Facultad de Estudios Generales Ciencias
IEE146 Laboratorio de Circuitos Digitales 2011-I

QUINTA CLASE DE VHDL

1

PONTIFICIA UNIVERSIDAD CATÓLICADEL PERÚ
Facultad de Estudios Generales Ciencias
IEE146 Laboratorio de Circuitos Digitales 2011-I

AGENDA
1. Máquinas de Estado Finitas (FSM)
• Máquina de Mealy

•

Máquina de Moore

2.Bibliografia

2

2

PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ
Facultad de Estudios Generales Ciencias
IEE146 Laboratorio de Circuitos Digitales 2011-I

1. Máquinas de Estado Finitas (FiniteState Machine)‫‏‬
FSM: Es una técnica especial de modelado de circuitos lógicos secuenciales que
es usada para circuitos de control.

3

PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ
Facultad deEstudios Generales Ciencias
IEE146 Laboratorio de Circuitos Digitales 2011-I

1. Máquinas de Estado Finitas (Finite State Machine)‫‏‬
•

Máquina Moore.
La salida de la máquina de estados dependesolamente del estado actual.



Máquina de Mealy.
La salida de la máquina de estados depende no solo del estado actual sino
también de los valores de las entradas.

4

PONTIFICIA UNIVERSIDADCATÓLICA DEL PERÚ
Facultad de Estudios Generales Ciencias
IEE146 Laboratorio de Circuitos Digitales 2011-I

1. Máquinas de Estado Finitas (Finite State Machine)‫‏‬
Hay varios estilos paracodificar máquinas de estado. A continuación, se
presentan 2 estilos:

Estilo de Diseño Nº1:
En este diseño, la Parte Secuencial está separada de la Parte Combinacional y
todos los estados de la máquinason declarados de modo explícito usando un
tipo de datos ennumerados.

5

PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ
Facultad de Estudios Generales Ciencias
IEE146 Laboratorio de CircuitosDigitales 2011-I

1. Máquinas de Estado Finitas (Finite State Machine)‫‏‬
Estilo de Diseño Nº1:
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY IS
PORT ( entrada : IN ;
reinicio, reloj : IN...