Papeo Final

UNIVERSIDAD DE ANTOFAGASTA

PROBLEMAS SINCRONOS
PROBLEMA 01.Un circuito secuencial tiene una entrada X de datos serie sincronizados con una
señal de reloj CLK. La salida Z del circuito debe ser ‘1’ cuando se detecte una
secuencia que comience con un ‘0’, después alterne ‘1s’ y ‘0s’, y termine con uno o
más ‘0s’. No hay estado de restauración.
a) Determinar el diagrama de estados.
DIAGRAMA DEESTADOS
1/0
X/Z

Q0
0/0

0/0

Q1
1/0
1/0

Q2

1/0

0/1

Q3
0/1

b) Determine la Tabla Mínima de Estados
TABLA DE ESTADOS
Estado
ENTRADA
QV
X=0
X=1
Q0
Q1,0
Q0,0
Q1
Q1,0
Q2,0
Q2
Q3,1
Q0,0
Q3
Q3,1
Q2,0
QV+1,ZV QV+1,ZV

UNIVERSIDAD DE ANTOFAGASTA

PROBLEMA 02.Una máquina síncrona, tiene una entrada X sincronizada con una señal de reloj y una salida
Z. El circuito pone Z=1 cuando detecta una secuencia ala entrada 110 y solo vuelve a poner
Z=0 cuando detecta la secuencia 010.
 Determine el Diagrama de Estados
 Tabla Mínima de Estados

DIAGRAMA DE ESTADOS

1/0

X/Z
1/0
0/0

Q0

1/0

Q1

Q2

0/0
0/1

0/0

1/1

Q4

Q3
0/1
0/1

1/1
Q5

1/1

TABLA DE ESTADOS
Estado
QV
Q0
Q1
Q2
Q3
Q4
Q5

ENTRADA
X=0
X=1
Q0,0
Q1,0
Q0,0
Q2,0
Q3,1
Q2,0
Q3,1
Q4,1
Q0,0
Q5,1
Q3,1
Q5,1
QV+1,ZV QV+1,ZV

UNIVERSIDAD DEANTOFAGASTA

PROBLEMA 03.Encuentre la tabla Mínima de Estados de una máquina secuencial síncrona que
posee dos entradas X1 y X2 que aceptan una secuencia binaria sincronizada por
pulsos de reloj y una salida Z. La salida Z será cero excepto cuando el número de “1”
que ingresa es múltiplo de cuatro. Antes que cualquier bit (1 o 0) se haya recibido en
las entradas, la salida Z será “1”, ya que cero unoses también múltiplo de cuatro.
DIAGRAMA DE ESTADOS X 1X 2/Z
00/1

00/0

01/0

A

B

10/0

11/0

11/0
01/0 10/0

01/1 10/1
11/1

11/0

01/0

D

C

10/0

00/0

00/0

TABLA DE ESTADOS
QV
A
B
C
D

ENTRADAS X 1 X 2
00

01

11

10

A,1

B,0

C,0

B,0

B,0
C,0

C,0
D,0

D,0
A,1

C,0
D,0

D,0
Q V+1 ,Z

A,1

B,0
Q V+1 ,Z

A,1
Q V+1 ,Z

QV+1,Z

UNIVERSIDAD DE ANTOFAGASTA

PROBLEMA 04.El complemento a dos deun número binario se puede obtener de la siguiente forma:
 Los bits situados a la derecha del “1” menos significativo quedan como están (sin
cambios), es decir, siguen siendo “0”.
 Los bits situados a la izquierda del “1” menos significativo se complementan bit a bit.
Diseñar un circuito secuencial síncrono con una entrada X y una salida Z, de modo que por
la entrada X se ingresa en forma serieun número binario que comienza por el bit menos
significativo, mientras que por la salida Z se obtiene en forma serie su complemento a dos. El
sistema sirve para cualquier número binario. Realizar el diseño empleando flip–flops del tipo
D y compuertas lógicas necesarias.
Solución.Diagrama de Estados.-

X/Z
0/1
0/0
1/0

1/1

a

b

Tabla de Estados.-

QV
a
b

X=0
X=1
a,1
a,0
b,0
a,1
QV+1,Z QV+1,ZQV
0
1

X=0
X=1
0,1
0,0
1,0
0,1
QV+1,Z QV+1,Z

Asignación de Estados.Sea “a”= 0 y “b”=1

Ecuaciones de Estado.Se usa un Flip – Flop tipo D.-

X
QV

X
0

1

0

0

0

1

1

0
D  QX

QV

0

1

0

1

0

1

0

1

Z  Q X  QX

UNIVERSIDAD DE ANTOFAGASTA

Circuito.-

X
Z
D
clock

Q
Q

UNIVERSIDAD DE ANTOFAGASTA

PROBLEMA 05.Un Sistema de Molienda de café como el de la figura 01, es accionado por dosmotores, M1 y M2, y
debe funcionar con arreglo al siguiente criterio:
a) Cuando el nivel de café dentro de la tolva se encuentra entre ”S” e “I”, sólo debe funcionar uno
de los motores, de tal forma que cada vez que se ponga en marcha uno de ellos, lo haga
aquel que estaba detenido cuando el otro trabajaba.
b) Si el nivel del café sobrepasa el detector “S”, deben funcionar los dos motoressimultáneamente, mientras que si no sobrepasa el detector “I”, se deben detener ambos.
c) Suponer que inicialmente la tolva del molino se encuentra llena de café.
Diseñar un circuito digital síncrono permita controlar los dos motores M1 y M2. Use flip-flops tipo D y
compuertas lógicas necesarias.
Café
Detector (S)
TOLVA

Detector (I)
M2

M1

recipiente

Figura 01

SOLUCION.Diagrama de estados.-

SI /...