PLL funcionamiento

Universidad Nacional de Rosario
Facultad de Ciencias Exactas, Ingeniería y Agrimensura
Escuela de Ingeniería Electrónica
Departamento de Electrónica

ELECTRÓNICA III

PLL
LAZOS DE FIJACIÓN DE FASE
Federico Miyara

vi
T3

T4

D5

D1
T9
D3

9

vc

530 Ω

T7

T11

8,4 kΩ
Ω

T5
T6

D6

t

T10
D4
I"

2,6 kΩ
Ω

530 Ω

t

Segunda Edición - 2005B04.01

Riobamba 245 bis
2000 Rosario
Argentina

http://www.fceia.unr.edu.ar/enica3
TEL 0341 4808543
FAX 0341 4802654

Código interno de publicación: B04.01
Primera edición: 2000
Segunda edición corregida y ampliada: 2005
Publicado en Internet
Rosario, Argentina
Año 2005
http://www.fceia.unr.edu.ar/enica3/pll.pdf

PLL
LAZOS DE FIJACIÓN DE FASE

1. Introducción
Un lazo defijación de fase (PLL, siglas en inglés de phase locked loop) es un circuito capaz de generar una oscilación cuya fase con respecto a una señal de entrada se
mantiene acotada, contando para ello con una realimentación que compara la fase de las
dos señales y actúa modificando la frecuencia de la oscilación generada. En la figura 1
se muestra un esquema muy simplificado del mismo.

vc
v1

f1Comparador KD⋅∆ϕ Ampl.
de fase
v3

Oscilador
controlado
por tensión

f2

v2

Figura 1. Diagrama esquemático de un lazo de fijación de fase

El comparador de fase produce, idealmente, una señal KD⋅∆ϕ proporcional a la diferencia de fase entre la señal de entrada v1 y la señal v2 generada por el oscilador controlado por tensión (VCO, siglas en inglés de voltage-controlled oscillator) que,amplificada por el amplificador, se aplica a la entrada vc del VCO. Este último produce
una frecuencia f2 que varía linealmente con vc.
La situación de equilibrio se alcanza cuando la señal KD⋅∆ϕ amplificada por el
amplificador es tal que, aplicada al VCO, hace que éste oscile exactamente a la misma
frecuencia que la entrada. En efecto, si fuera, por ejemplo, f1 > f2, la diferencia de faseiría en aumento, lo cual haría que f2 aumentara, tendiendo a acercarse a f1; y a la inversa
si f1 < f2.
Una primera aplicación interesante de este dispositivo es la demodulación de una
señal de frecuencia modulada, ya que vc es proporcional a f2, y por lo tanto a f1. Existen,
como veremos más adelante, otras aplicaciones, como la multiplicación de frecuencias,
o la recuperación del tonopiloto en las señales de FM estereofónicas.

2. Estructura real de un PLL
En el esquema simplificado de la figura 1 supusimos la existencia de un elemento
de circuito capaz de comparar directamente las fases de las dos señales, produciendo
una señal proporcional a la diferencia de fases, KD⋅∆ϕ. Desgraciadamente no es posible
construir tal dispositivo, por lo cual se lo reemplaza por un circuitomultiplicador (de04.01

1

Electrónica III

PLL - Lazos de fijación de fase

nominado detector de fase multiplicativo) seguido por un filtro pasabajos. Si suponemos
que las dos señales que ingresan al mismo son
v1 (t ) = V1 sen ω1t

(1)

v2 (t ) = V2 sen ω2t ,

(2)

entonces la multiplicación de estas señales conduce, aplicando conocidas identidades
trigonométricas, a
v3 (t ) =K v1 (t ) v2 (t ) =

K
V1V2 [cos(ω1 − ω 2 )t
2

− sen(ω1 + ω 2 )t ].

(3)

Si suponemos que ω1 − ω2 > KOSCKDA, la anterior puede reescribirse como
∆ϕ máx

∆ω máx
2ξ .
ωn

≅

(51)

Por otra parte, si ξ es pequeño, el error de fase tiene un pico para ωm cerca de ωn, que
viene dado por
∆ϕ máx

16

≅

∆ω máx
ωn

1
4ξ 2


+ 1 −



1 ωn
2ξ ω 2


 .


(52)

B04.01

Federico Miyara

Año 2005

En la figura 13 se muestra en forma gráfica el error de fase normalizado en función de
la frecuencia modulante normalizada.

5

∆ϕmáx
∆ωmáx/ωn

4
ξ = 0,1
3
2

ξ = 1,0
ξ = 0,7

1

ξ = 0,5

0,1

0,2

0,5

1

2

5

10

ωm/ωn
Figura 13. Amplitud del error de fase normalizado ∆ϕmáx/(∆ωmáx/ωn),
en función de...