Reporte Analogica
Páginas: 8 (1830 palabras)
Publicado: 16 de mayo de 2012
Tecnológico de Estudios Superiores de Cuautitlán Izcalli
Organismo Público Descentralizado del Estado de México
DIVISIÓN DE INGENIERÍA ELECTRÓNICA
Electrónica Analógica I
Profesora:
Reporte Práctica 3
“POLARIZACION DEL TRANSISTOR DE EFECTO DE CAMPO”
FET
Equipo 4
Alumnos:
* Medrano Alfaro Miguel
* Cruz Sánchez David Omar
* Rodríguez Zarco Miguel ÁngelFecha: 16 de diciembre de 2011
Grupo: 551-M
OBJETIVOS
* Medir los parámetros del FET operando en las regiones de corte, saturación y activa.
* Medir el efecto que produce el polarizar la compuerta del FET y establecer prácticamente un punto de operación Q determinado
INTRODUCCIÓN
En los transistores bipolares, una pequeña corriente de entrada (corriente de base)controla la corriente de salida (corriente de colector); en el caso de los FET’s es un pequeño voltaje de entrada que controla la corriente de salida.
El transistor de efecto campo (Field-Effect Transistor o FET, en inglés) es en realidad una familia de transistores que se basan en el campo eléctrico para controlar la conductividad de un "canal" en un material semiconductor. Los FET pueden plantearsecomo resistencias controladas por diferencia de potencial.
La corriente que circula en la entrada es generalmente despreciable (menos de un pico amperio). Esto es una gran ventaja, cuando la señal proviene de un dispositivo tal como un micrófono de condensador o un transductor piezoeléctrico, los cuales proporcionan corrientes insignificantes.
Los FET’s son básicamente de dos tipos:
* Eltransistor de efecto de campo de juntura o JFET
* El transistor de efecto de campo con compuerta aislada o IGFET, también oxido de metal, MOS, o simplemente MOSFET
El JFET
Existen JFET de canal de canal N y de canal P. Cuenta con tres terminales llamadas:
1) Fuente-Source
2) Drenaje-Drain
3) Compuerta-Gate
Su funcionamiento depende de la aplicación de un voltajeinverso aplicado entre la compuerta y la fuente (VGS), provocando una corriente de drenaje.
El voltaje aplicado entre el drenaje y la fuente (VDS), no debe sobrepasar el voltaje de ruptura (típicamente 50V) pues de lo contrario destruiría al dispositivo.
Si se aplica polarización directa a la compuerta, circulara una alta corriente por la compuerta que puede destruir el JFET si no esta limitadapor una resistencia en serie con la compuerta.
Los valores comerciales más comunes para los JFET son:
Voltaje VDS (V) 25, 30, 40, 50
Potencia (W) 0.15, 0.3, 1.8, 3.0
Prueba del JFET
Se comprueba con un Multímetro, de modo tal que entre la compuerta y fuente o compuerta y drenaje debe marcar como si fuera un diodo de silicio; es decir alta resistencia en un sentido y baja en inverso.Entre drenaje y fuente, el valor de la resistencia varía entre 2k y 10k, siendo igual en ambos sentidos.
MATERIAL
* 1 Resistencia de 2k
* 1 Resistencia de 1M
* 1 Resistencia de 1.8k
* 1 Resistencia de 270
* 1 resistencia de 1.5k
* 1 Resistencia de 100k
* 1 Resistencia de 33k
* 1 Potenciómetro de 1m
* 1 Diodo LED
* 1 Transistor FET 2SK373
Equipo
* 2Fuentes de voltaje variable de 0 a 15V
* 1 Multímetro digital
* 2 Par de cables banana-caimán
* 1 Par de cables caimán-caimán
DESARROLLO
Medición de IDS y VGSoff
1.- Arma el circuito de la figura 3.1
2.- Mueva el potenciómetro de modo tal que la compuerta del FET se encuentre aterrizada
fig. 3.1
3.- Toma las mediciones con elMultímetro y anótalas en la siguiente tabla. Donde la ID será la corriente de saturación
VDS | VGS | VDG | IG | ID= IDSS | Is |
8.09V | 0 | 8.1V | 0A | 3.1mA | 3.1mA |
4.- Ahora mueve el potenciómetro hasta que la corriente de drenaje sea cero y toma nuevamente las mediciones con el Multímetro. Donde VGS que midas será el VGSoff
VDS | VGS=VGSoff | VDG | IG | ID | Is |
8.61V |...
Organismo Público Descentralizado del Estado de México
DIVISIÓN DE INGENIERÍA ELECTRÓNICA
Electrónica Analógica I
Profesora:
Reporte Práctica 3
“POLARIZACION DEL TRANSISTOR DE EFECTO DE CAMPO”
FET
Equipo 4
Alumnos:
* Medrano Alfaro Miguel
* Cruz Sánchez David Omar
* Rodríguez Zarco Miguel ÁngelFecha: 16 de diciembre de 2011
Grupo: 551-M
OBJETIVOS
* Medir los parámetros del FET operando en las regiones de corte, saturación y activa.
* Medir el efecto que produce el polarizar la compuerta del FET y establecer prácticamente un punto de operación Q determinado
INTRODUCCIÓN
En los transistores bipolares, una pequeña corriente de entrada (corriente de base)controla la corriente de salida (corriente de colector); en el caso de los FET’s es un pequeño voltaje de entrada que controla la corriente de salida.
El transistor de efecto campo (Field-Effect Transistor o FET, en inglés) es en realidad una familia de transistores que se basan en el campo eléctrico para controlar la conductividad de un "canal" en un material semiconductor. Los FET pueden plantearsecomo resistencias controladas por diferencia de potencial.
La corriente que circula en la entrada es generalmente despreciable (menos de un pico amperio). Esto es una gran ventaja, cuando la señal proviene de un dispositivo tal como un micrófono de condensador o un transductor piezoeléctrico, los cuales proporcionan corrientes insignificantes.
Los FET’s son básicamente de dos tipos:
* Eltransistor de efecto de campo de juntura o JFET
* El transistor de efecto de campo con compuerta aislada o IGFET, también oxido de metal, MOS, o simplemente MOSFET
El JFET
Existen JFET de canal de canal N y de canal P. Cuenta con tres terminales llamadas:
1) Fuente-Source
2) Drenaje-Drain
3) Compuerta-Gate
Su funcionamiento depende de la aplicación de un voltajeinverso aplicado entre la compuerta y la fuente (VGS), provocando una corriente de drenaje.
El voltaje aplicado entre el drenaje y la fuente (VDS), no debe sobrepasar el voltaje de ruptura (típicamente 50V) pues de lo contrario destruiría al dispositivo.
Si se aplica polarización directa a la compuerta, circulara una alta corriente por la compuerta que puede destruir el JFET si no esta limitadapor una resistencia en serie con la compuerta.
Los valores comerciales más comunes para los JFET son:
Voltaje VDS (V) 25, 30, 40, 50
Potencia (W) 0.15, 0.3, 1.8, 3.0
Prueba del JFET
Se comprueba con un Multímetro, de modo tal que entre la compuerta y fuente o compuerta y drenaje debe marcar como si fuera un diodo de silicio; es decir alta resistencia en un sentido y baja en inverso.Entre drenaje y fuente, el valor de la resistencia varía entre 2k y 10k, siendo igual en ambos sentidos.
MATERIAL
* 1 Resistencia de 2k
* 1 Resistencia de 1M
* 1 Resistencia de 1.8k
* 1 Resistencia de 270
* 1 resistencia de 1.5k
* 1 Resistencia de 100k
* 1 Resistencia de 33k
* 1 Potenciómetro de 1m
* 1 Diodo LED
* 1 Transistor FET 2SK373
Equipo
* 2Fuentes de voltaje variable de 0 a 15V
* 1 Multímetro digital
* 2 Par de cables banana-caimán
* 1 Par de cables caimán-caimán
DESARROLLO
Medición de IDS y VGSoff
1.- Arma el circuito de la figura 3.1
2.- Mueva el potenciómetro de modo tal que la compuerta del FET se encuentre aterrizada
fig. 3.1
3.- Toma las mediciones con elMultímetro y anótalas en la siguiente tabla. Donde la ID será la corriente de saturación
VDS | VGS | VDG | IG | ID= IDSS | Is |
8.09V | 0 | 8.1V | 0A | 3.1mA | 3.1mA |
4.- Ahora mueve el potenciómetro hasta que la corriente de drenaje sea cero y toma nuevamente las mediciones con el Multímetro. Donde VGS que midas será el VGSoff
VDS | VGS=VGSoff | VDG | IG | ID | Is |
8.61V |...
Leer documento completo
Regístrate para leer el documento completo.