Hola

190

Electrónica Digital

T7 ESTUDIO EN DETALLE DEL INVERSOR CMOS
T7.1. El inversor CMOS T7.2. Tiempo de propagación y mejora del mismo T7.3. Disipación de potencia T7.4. Puertas CMOS Interesa estudiar en detalle el comportamiento de las puertas CMOS y ese detalle se refiere a tensiones, intensidades, tiempos y consumos: su función de transferencia (tensión de salida en relación con latensión de entrada), la intensidad suministrable por la salida, los tiempos de conmutación, la disipación de potencia,… El inversor, como puerta más simple, de una sola entrada, resulta sumamente adecuado para desarrollar este estudio. En el capítulo anterior, se introdujeron los «diagramas de Memelink» como forma de representar gráficamente la distribución de los portadores de carga en el canal de lostransistores MOS y de facilitar los cálculos relativos a tensiones e intensidades. En el caso de un inversor, los «diagramas de Memelink» de los dos transistores que lo forman pueden representarse conjuntamente (en un mismo diagrama), de manera tal que puede calcularse la tensión de salida y la intensidad a través del inversor, para cualquier valor de su tensión de entrada. De esta forma, en elpresente capítulo se calcula la tensión de conmutación del inversor y la intensidad que consume en tal situación y se obtienen, también, las expresiones algebraicas que corresponden a los diversos «tramos» de la función de transferencia y, a partir de ella, los márgenes de ruido. Asimismo es de gran interés comprender los factores que afectan a los tiempos de propagación y cómo dichos tiempos puedenmejorarse mucho, si la carga capacitiva es alta, utilizando una serie de inversores suplementarios, «en escalera» (cada uno de ellos de anchura superior al anterior). La disipación de potencia en una puerta lógica, su consumo, tiene importancia en dos aspectos complementarios: la fuente de alimentación que ha de proporcionar suficiente intensidad y el calentamiento del circuito que aumenta sustiempos de propagación y, en ocasiones, necesita adecuada refrigeración. Por último, se recuerdan las características funcionales de las puertas CMOS y se destaca la limitación del número de entradas de las mismas, para evitar que un alto número de transistores en serie empeore en gran medida esas características.

T7.1. Inversor CMOS El inversor CMOS utiliza un transistor de canal N y otro decanal P:
V CC 1 canal P Vo T canal N T Vi

Supuestos V CC = 5 V y VTO,NMOS = 1 V y VTO,PMOS = -1 V Para Vi < 1 V T1 conduce y T2 no : Vo = V = V(1) CC Vo = 0 V = V(0)

2

Para Vi > 4V T1 no conduce y T2 sí :

Las propias tensiones umbrales de los transistores aseguran las tensiones de salida booleanas V(0) y V(1) al mantener uno de los dos transistores en corte; en ambas situacionesbooleanas, el consumo es nulo pues el transistor cortado impide el paso de corriente a través de ambos (que se encuentran en serie). En la figura se ha representado también la polarización de los substratos: en el diseño físico han de configurarse las conexiones del substrato P (del transistor NMOS) a 0 V y del substrato N (pozo) a VCC. Tales conexiones de polarización aseguran que todas las uniones PNque forman los transistores con el substrato se encuentran polarizadas inversamente, aislando a cada transistor respecto de su substrato. El transistor NMOS tiene su terminal de fuente a 0 V y las tensiones de entrada VGS y de salida VDS son positivas y su referencia es 0 V. En cambio, el transistor PMOS tiene su terminal de fuente a VCC (se encuentra colocado «boca abajo») y las tensiones deentrada VGS y de salida VDS son negativas, ambas con referencia a VCC. Para analizar la función de transferencia del inversor (Vo – Vi) puede utilizarse un diagrama de Memelink conjunto de ambos transistores. En dicho diagrama el origen de coordenadas del transistor NMOS (punto 0,0) no coincide con el del transistor PMOS (punto VCC,VCC) ya que la tensión de referencia, tensión de fuente, de ambos...