Tareas

UNIVERSIDAD POLITÉCNICA DE MADRID DEPARTAMENTO DE SISTEMAS ELECTRÓNICOS Y DE CONTROL

Introducción al lenguaje VHDL (Versión preliminar)

Miguel Angel Freire Rubio

Introducción al lenguaje VHDL

i

INDICE
INTRODUCCIÓN................................................................................................. I
1.- Lenguajes de descripción hardware.................................................................I 2.- El lenguaje VHDL .............................................................................................I 3.- Características del lenguaje ............................................................................II 4.- Ejercicio .........................................................................................................IIILIBRERÍAS Y UNIDADES DE DISEÑO...........................................................I-1
0.- Resumen del capítulo................................................................................... I-1 1.- Caracterización de circuitos.......................................................................... I-2 2.- La declaración de entidad y el cuerpo dearquitectura.................................. I-3 3.- Sintaxis básica de la declaración de entidad ................................................ I-4 4.- Cuerpos de arquitectura. nociones básicas .................................................. I-5 5.- Simulación del modelo VHDL ....................................................................... I-6 6.- EjercicioI.1:.................................................................................................. I-7 7.- Unidades de diseño y librerías VHDL ..........................................................I-12 8.- Ejercicio I.2:.................................................................................................I-15 9.- Cláusulas de visibilidad ...............................................................................I-21 10.- EjercicioI.3................................................................................................I-23 11.- Nombres VHDL ........................................................................................I-24 12.- Estructura básica del lenguaje VHDL ........................................................I-25 13.- Apéndice...................................................................................................I-26

OBJETOS Y TIPOS DE DATOS .....................................................................II-1
0.- Resumen del capítulo.................................................................................. II-1 1.- Señales, variables y constantes. ................................................................. II-2 2.- Declaración de objetos................................................................................ II-2 3.- Asignaciones de valor a señal ..................................................................... II-3 4.- Ejercicio II.1:................................................................................................ II-4 5.- Puertos de la declaración de entidad y tipos de datos................................. II-86.- Tipos de Datos ............................................................................................ II-9 7.- Tipos de datos predefinidos .......................................................................II-10 8.- Operadores predefinidos ............................................................................II-13 9.- Tipos y Subtipos definidos por el usuario...................................................II-14

Miguel Angel Freire Rubio

Dpto. de Sistemas Electrónicos y de Control. EUITT. UPM

Introducción al lenguaje VHDL

ii

10.- Tipos de Datos para el modelado de buses..............................................II-15 11.- Atributos de los Tipos de Datos................................................................II-18 12.- Declaraciones de...