ADC SAR aprox sucesivas

Austriamicrosystems AG,
Valencia Design Center
Escuela Técnica Superior de Ingenieros de
Telecomunicación,
Universidad Politécnica de Valencia

Diseño de un Convertidor Analógico-Digital
de Aproximaciones Sucesivas de bajo
consumo y área reducida
Proyecto Fin de Carrera

Bueno Gimeno, Enrique

Tutores:
Herrero Bosch, Vicente (U. Politécnica de Valencia)
Poirier, Sébastien (Austriamicrosystems)Valencia, 10 de Febrero de 2010

Resumen
El Proyecto Fin de Carrera aquí presentado se enmarca en el ámbito del diseño
microelectrónico, concretamente en el área de los sistemas integrados mixtos.
El objeto del mismo es el estudio y diseño de un convertidor analógico-digital de aproximaciones
sucesivas de bajo consumo y área reducida usando la tecnología CMOS de 0.35µm de
Austriamicrosystems. Asícomo el aprendizaje y entrenamiento en el uso de las herramientas de diseño
microelectrónico de Cadence y el kit de diseño de Austriamicrosystems.

El convertidor a implementar se encuentra dentro del grupo de los denominados convertidores
analógico-digital de aproximaciones sucesivas (SAR ADC), los cuales se basan en el uso de un
algoritmo de búsqueda por aproximaciones sucesivas (SAR) aplicadosobre un convertidor digitalanalógico (DAC) y un comparador, para encontrar, tras varias iteraciones, el código digital de N bits
que mejor representa la señal analógica de entrada.
Para este proyecto se ha optado por utilizar una topología SAR fully-differential de 12 bits, a la cual se
le han impuesto especificaciones de: bajo consumo (~30µA) y área reducida (~0.4mm2), todo ello con
un objetivode throughput de 10kSPS. Teniendo en cuenta estas especificaciones, muy restrictivas en
cuanto a área se refiere, se ha optado por implementar una solución basada en un DAC capacitivo de
dimensiones extremadamente reducidas, acompañado de un sistema de auto-calibración, para
compensar los problemas de linealidad derivados del pobre matching entre las capacidades tan
pequeñas del DAC. Parasatisfacer las necesidades de consumo, la gran parte del esfuerzo se ha
centrado en el diseño del comparador, ajustando su velocidad para conseguir los 10kSPS y un
consumo verdaderamente reducido, además de incorporar un circuito de cancelación de offset para
obtener la precisión que se requiere al trabajar en un ADC de 12 bits. En cuanto a la implementación
del algoritmo de búsqueda SAR y del sistema deauto-calibración, se ha diseñado un bloque digital
con la máquina de estados que genera la secuencia necesaria para la ejecución del algoritmo SAR
junto al proceso de calibración del DAC.

La característica más relevante de este proyecto es la incorporación de un sistema de
calibración del DAC, permitiendo de esta forma el uso de DAC‟s con requerimientos de matching
menores, lo que posibilita laobtención de resoluciones mayores con un área más reducida. El uso del
sistema de calibración no es gratuito, pues la complejidad del diseño aumenta considerablemente y se
requiere de registros de memoria para almacenar información de calibración, sin embargo, el precio a
pagar por el uso de un sistema de calibración es rídiculo en comparación con las ventajas, en forma de
reducción del área delDAC, que éste aporta.

Índice
BLOQUE I: INTRODUCCIÓN Y ESTADO DEL ARTE________________________
CAPÍTULO 1. INTRODUCCIÓN

1

1.1 ANTECEDENTES Y MOTIVACIÓN

1

1.2 OBJETIVOS

5

1.3 CONTENIDOS

6

CAPÍTULO 2. INTRODUCCIÓN A LOS CONVERTIDORES ANALÓGICODIGITAL

8

2.1 PROCESO DE CONVERSIÓN ANALÓGICO-DIGITAL

8

2.2 PARAMETROS DE CALIDAD EN UN ADC

15

2.2.1 Función de transferencia ideal

15

2.2.2Parámetros estáticos

16

2.2.3 Parámetros dinámicos

21

CAPÍTULO 3. FUNDAMENTOS DEL SAR ADC Y DEL DAC CAPACITIVO

25

3.1 EL CONVERTIDOR DE APROXIMACIONES SUCESIVAS

25

3.2 EL DAC CAPACITIVO

30

CAPÍTULO 4. PLANIFICACIÓN Y FLUJO DE DISEÑO

36

CAPÍTULO 5. ESPECIFICACIONES

40

5.1 ESPECIFICACIONES

40

5.2 PLANIFICACION DEL DISEÑO

42

5.2.1 Necesidad de calibrar

42

BLOQUE II: DISEÑO DEL...