Biografias

DISEÑO DIGITAL CON VHDL Actividad 2.3 Objetivo: El alumno implementa la programación de una máquina de Moore en un PLD a través del software ispLEVER Classic, comprendiendo su funcionamiento yverificando su funcionalidad a través de Proteus ISIS. Procedimiento: 1. Realice el diseño de una máquina de Moore que realice un contador octal (0,1,2,3,4,5,6,7).

a) Realice el diseño haciendo uso delógica combinacional y secuencial. b) Realice el diseño haciendo uso de programación en VHDL.

2. Realice y verifique la funcionalidad de su diseño apoyándose de Proteus ISIS y Lattice ispLEVERCLASSIC.3. Realice un reporte del desarrollo y resultados de la actividad. Punto 1 Inciso a): En primer lugar, considerando que ahora tendremos 8 estados, se deduce que 3 flip-flops serán utilizados.Enseguida, la tabla de compuertas es desarrollada. Ésta se presentó en la página anterior. Ahora el siguiente paso a implementar es la generación de las ecuaciones lógicas para cada uno de nuestrossistemas combinacionales, que son la lógica de estado y de salida.
Q2 Q1Q0 0 0 0 1 1 1 1 0 0 X 1 X X X D2  Q2 Q1  Q2Q1Q0  Q2Q1 Q0
Q1Q0 0 1 Q2 Q1Q0 00 01 11 10 0 X X 1 X X D1  Q1Q0  Q1 Q0 Q1Q0 0 1Q2

00 01 11 10 X X D0  Q0 X X
S1  Q1

Q2

00 01 11 10 X X S2  Q2 X X S0  Q0 X X

X X

Q2

Q1Q0 0 1

00 01 11 10 X X

Q2

Q1Q0 0 1

00 01 11 10 X X

Habiendo establecidolas ecuaciones de comportamiento lógico, pasaremos a implementar nuestro diseño por lógica convencional.

Q2 Q1N

Q2N Q1 Q0 D2

Q0
Q2

S0 S1 S2

Q1 Q2
D1 Q0N D0

Q1 Q0N Q1N Q0

Q1 Q0NPunto 1 Inciso b):
A la hora de alterar el código tipo plantilla que se nos fue proporcionado, nos encontramos ahora en la necesidad de agregar tareas, tanto en el reglón que declaramos el nuevotipo de dato, así como dentro de los procesos secuencia y cambio.

Se observa como ahora aparecen 4 líneas más dentro de la estructura de comparación case, donde se especifica el estado siguiente...