Circuitos Lógicos Secuenciales



Unidad 4
Circuitos lógicos
Secuenciales

Sistemas Digitales
3E MT ASMF


Judith Alejandra García Arellano




INTRODUCCIÓN

Un Dispositivo Lógico Programable (PLD) es cualquier dispositivo lógico cuya función está especificada por el usuario, después de fabricado el dispositivo. Se usan para reemplazar lógica SSI y MSI, ahorrando así en costo y tiempo en el diseño. Entre ellos encontramos:ROM.- Memoria Solo de Lectura
PROM.- Memoria Solo de Lectura Programable
EPROM.- Memoria Solo de Lectura Programable y Borrable
EEPROM.- Memoria Solo de Lectura Programable y Borrable Electrónicamente
RAM.- Memoria de Acceso Aleatorio
SRAM.- Memoria de Acceso Aleatorio Estática
DRAM.-Memoria de Acceso Aleatorio Dinámica













Arquitectura Básica de un PLD

Sistemas MIMO Multiple InputsMultiple Outputs

Fundamento: Cualquier función lógica puede ser expresada como una suma de productos (AND-OR) (Minitérminos).








Simbología










Tipos de matrices y dispositivos PLD


PLA Matriz AND configurable
Matriz OR configurable


PROM (PLE Programmable Logic Element)
Matriz AND fija
Matriz OR configurable


PAL Matriz AND configurable
Matriz OR fija


Una matriz programablees una red de conductores distribuidos en filas y columnas con un fusible en cada punto de intersección. Las matrices pueden ser fijas o programables. Todos los PLD están formados por matrices programables.





Estructura Interna de un PLD
La estructura básica de un PLD está formada por un arreglo de compuertas AND y OR interconectadas a través de fusibles.
Matriz AND
La matriz AND está formadapor una red de compuertas AND conectadas a través de conductores y fusibles en cada punto de intersección. Cada punto de intersección entre una fila y una columna se denomina celda. La figura 4.4.1 muestra un arreglo de compuertas no programado.









Cuando se requiere una conexión entre una fila y una columna, el fusible queda intacto y en caso de no requerirse la conexión, el fusible se abreen el proceso de programación. La figura muestra 4.4.2 un arreglo AND programado.







Matriz OR
La matriz OR está formada por una red de compuertas OR conectadas a través de conductores y fusibles en cada punto de intersección. La figura 4.4.3 muestra un arreglo de compuertas no programado.







La figura muestra 4.4.4 un arreglo OR programado.








Los dispositivos lógicos programablesque se usan más comúnmente para la implementación lógica son la PAL y la GAL.

Lógica de Arreglos Programables
(PAL, Programmable Array Logic)

La PAL es un PLD que se ha desarrollado para superar ciertas desventajas de la PLA, tales como los largos retardos debidos a los fusibles adicionales que resultan de la utilización de dos matrices programables y la mayor complejidad del circuito. La PALbásica está formada por una matriz AND programable y una matriz OR fija con la lógica de salida. Esta estructura permite implementar cualquier suma de productos lógica con un número de variables definido, sabiendo que cualquier función lógica puede expresarse como suma de productos. La PAL se implementa con tecnología bipolar (TTL o ECL).










Nomenclatura de una PAL
Los líderes en fabricaciónde PLDs, Texas Instruments y AMD, tienen una notación para identificar los dispositivos. Por ejemplo, la estructura en PLD AMD es:










Dentro de la estructura de salida se tienen las posibilidades:


Matriz Lógica Genérica (GAL, Generic Array Logic)
La GAL se forma con una matriz AND reprogramable y una matriz OR fija, con una salida lógica programable. La figura 4.4.7. muestra el diagrama debloques de una GAL. Esta estructura permite implementar cualquier expresión lógica suma de productos con un número de variables limitado.


Las dos principales diferencias entre los dispositivos GAL y PAL son:
a) la GAL es reprogramable y
b) la GAL tiene configuraciones de salida programables. La GAL se puede programar una y otra vez, ya que usa tecnología ECMOS (Electrically Erasable CMOS)....