Circuitos temporizadores

Solo disponible en BuenasTareas
  • Páginas : 5 (1186 palabras )
  • Descarga(s) : 0
  • Publicado : 13 de marzo de 2012
Leer documento completo
Vista previa del texto
OBJETIVO GENERAL
 Experimentar con los circuitos temporizadores.
OBJETIVOS ESPECIFICOS
 Verificar el comportamiento del circuito integrado 555 como temporizador astable.
PROCEDIMIENTO
1. Monte el siguiente circuito temporizador astable: (Tome la fotografía del circuito)



Haga R1=R2 Y C=100 µF. Mida c=_____________µf.
a) Mida con el osciloscopio y llene la siguiente tabla.(tome unafoto por cada R)
R2 T(S) f(Hz) δ ppm Vdc(v)
100k 8,55 117(mHz) 10% 7,017 1,73
10k 1,64 609,8(mHz) 54% 36,585 5,95
1k 899,9(ms) 1,111 92% 66,674 9,45

b) Calcule los valores teóricos y los errores, para cada uno de los parámetros medidos en el literal (a).

 Para hallar el valor de T teórico
T= 0.7 (R1+R2) C donde R1es la resistencia fija con un valor de 10K, R2 es la resistencia quevaria y C es el capacitor de 100 µF.
Ejemplo: para la R2 que toma el valor de 100k = 100x10ˆ3
T teórico= 0.7(10x10ˆ3+100x10ˆ3)(100x10ˆ-6F)= 7,7 seg
 Ahora para calcular el porcentaje de error
% de error = (│valor teórico-valor experimental│ / │valor teórico│) x 100.
Donde el valor experimental es el hallado en la práctica de laboratorio.
% de error= (│7.7-8.55│/ │7.7│) x 100 = 11,04 % deerror.
 Para la frecuencia: f teórica= 1/ T teórico
Para la resistencia de 100k: f= 1/7,7= 0,130 Hz.
% de error = (│0,130-0,117│/ │0,130│) x 100= 10% de error.
 Para el ciclo de trabajo: δ teórico = TON/ T donde TON = (0,7) (R) (C).
Para la resistencia de 100 K: TON teórico = (0,7) (100x10ˆ3) (100x10ˆ-6) = 7
δ teórico = 7/ 7,7 = 0,909
% de error = (│0,909- 0,1018│/ │0,909│) x 100= 88,80%de error.
 Para hallar pulsos por minuto (ppm teórico): ppm= 60/ T teórico
Para la resistencia de 100k: ppm teórico = 60/7,7 = 7,792
% de error = (│7,792- 7,017│/ │7,792│) x 100= 9,95% de error.
 Para hallar VDC teórico: VDC teórico = δ teórico x Vcc, donde Vcc es el voltaje constante que en este caso es de 10 v.
Para la resistencia de 10k: VDC teórico = 0,5 x 10 = 5
% de error = (│5-5,95│/ │5│) x 100= % de error.
A continuación todos los datos obtenido
Vlr teorico(s) % Error Vlr Teorico(fz) %error Vlr teorico σ %error Vlr teorico ppm % error Vlr teorico % error
7.7 11.04 0.130 10 0.999 88.80 7.792 9.95 9.09 80.97
1.4 17.14 0.714 14.59 0.5 8.98 42.857 14.63 5 19
0.7 16.87 1.299 14.47 0.07 9.14 77.92 14.43 0.7 12.5



Imagen 100k

Imagen 10k





Imagen 1k2. Investigar aplicaciones de los circuitos temporizadores astables

En este caso es la figura 9, la que nos presenta el esquema básico de este modo de funcionamiento. Puede ser interesante conocer su funcionamiento como astable (también llamado redisparable ya que eso es lo que hace, produciendo así cierta frecuencia), ya que uniendo sus terminales 2 y 6, el circuito se auto dispara ytrabaja como multivibrador.
Es de destacar que, el comportamiento de este esquema, a grandes rasgos, genera una señal cuadrada en el tiempo, es decir, en la salida, el usuario dispone de una señal cuadrada con un ciclo de completo que viene determinado por la formula:
F = 1/T = 1.44 / [C*(Ra+2*Rb)]


El condensador C1 se carga a través de Ra+Rb y se descarga a través de Rb. De esta forma,dimensionando adecuadamente los valores de Ra y Rb, se pueden modificar a voluntad el ciclo de trabajo (duración estado alto - duración estado bajo), ver figura 9.
La señal cuadrada tendrá como valor alto = Vcc y como valor bajo = 0V (aproximadamente). Si se desea ajustar el tiempo que está a nivel alto y bajo al 50%, se deben aplicar las fórmulas:
Salida a nivel alto: T1 = 0.693*(Ra+Rb)*CSalida a nivel bajo: T2 = 0.693*Rb*C

En la figura 10, se presenta las señales del circuito astable con un ciclo del 50%. La duración del estado alto depende de Ra y Rb, mientras que la duración del estado bajo, depende de Rb.


En alguna aplicación muy concreta, puede aprovecharse esta particularidad que ofrece el montaje astable, al producir un ciclo alto-bajo del 50%, lo que nos...
tracking img