Compuertas ttl

 
CONFIGURACIÓN DE SALIDAS EN LAS FAMILIAS TTL Y CMOS
El funcionamiento interno de estos dispositivos se rige por dos estados bien diferenciados a los cuales se les asigna los valores lógicos uno o cero. La convención es asignar el valor lógico uno al interruptor y el valor lógico cero al interruptor abierto. En lugar de interruptores se usan transistores bipolares o unipolares.Configuraciones de Salida en las Compuertas TTL
Las compuertas TTL tienes tres tipos de configuraciones de salida:
1. Salida de Colector Abierto.
2. Salida de Poste Totémico.
3. Salida de Tres Estados.
Compuerta con Salida de Colector Abierto
La compuerta básica TTL fue una modificación DTL. La figura de la compuerta citada se muestra en la figura 9.2.1.

Figura 9.2.1. Compuerta NAND TTL decolector abierto
La resistencia externa RL debe conectarse para que la salida hale hacia el nivel alto, cuando el transistor Q3 está en corte.
Si cualquiera de los niveles lógicos de entrada es cero, la juntura base-emisor en Q1 se polariza directamente. Por consiguiente, la tensión en la base Q1 es igual a:
0.2 V(Tensión de entrada) + 0.7(VbeQ1) = VbQ1 = 0.9 V
El transistor Q3 comienza aconducir cuando la suma de las caídas de tensión de VbcQ1, VbeQ2 y VbeQ3 sean superiores a 1.8 V. Como la tensión en VbQ1 es 0.9.V, el transistor Q3 queda en estado de corte. Por lo tanto, sí se conecta una resistencia al colector, la tensión de salida será un 1 lógico.
Si todos los niveles lógicos de entrada son 1, los transistores Q2 y Q3 se saturan debido a que la tensión en la base de Q1 es superiora la suma de las caídas de tensión VbcQ1, VbeQ2 y VbeQ3. Entonces el estado de salida es igual acero lógico (0).
Compuerta con Salida de Tipo Totémico (Totem Pole)
Las compuertas se caracterizan por tener una impedancia de salida determinada. Esta impedancia se compone de una resistencia más una capacitancia. La capacitancia se carga exponencialmente de bajo a alto según la constante detiempo RC, cuando el transistor de salida pasa de bajo a alto. La diferencia entre una compuerta de colector abierto y una de tipo totémico radica en el transistor Q4 y el diodo D1.

Figura 9.2.2. Compuerta TTL de salida tipo totémico
La salida es baja cuando Q2 y Q3 se encuentran en saturación como en la compuerta de colector abierto. La ecuación siguiente expresa el valor de la tensión en el colectorde Q2:
0.7(VbeQ3) + 0.2 V(VceQ2) = VcQ2 = 0.9 V
Como F = VceQ3 = 0.2 V, el transistor Q4 está en corte por:
0.6 V(VbeQ4) + 0.6 V(VD1) < 0.11 V(VcQ2 ó VbQ4)
ya que VcQ2 = VbQ4 . Por lo tanto Q4 está en corte. El diodo se coloca para provocar una caída en el lazo y asegurar el corte de Q4 con Q3 saturado.
En una transición de estado lógico 1 en la salida por causa de cambio en la entradaa 0, los transistores Q2 y Q3 se cortan. En este caso, la salida se mantiene un instante de tiempo baja debido a que el voltaje en el condensador no puede cambiar instantáneamente. En el momento que Q2 entra en corte, Q4 conduce por el voltaje conectado a su base a través de la resistencia de 1.6 KW. El transistor Q4 se satura momentáneamente por la corriente exigida por el condensador,incrementándose el voltaje de acuerdo a una constante de tiempo RC. El proceso anterior es rápido por la baja resistencia equivalente entre 130 KW, la resistencia de saturación del transistor y la resistencia del diodo. Por consiguiente, la transición de un valor lógico bajo a uno alto es más rápida. En la medida de acumulación de carga a la salida, el voltaje de salida la corriente por eltransistor Q4 disminuye, por lo que éste pasa a la región activa. Entonces, el voltaje de salida es:
F = 5 - 0.6 V(VbeQ4) - 0.6 V(VD1) = 3.6 V
Compuerta con Salida de Tres Estados (Triestado)
Las compuertas de tres estados por su construcción se clasifican en TTL y CMOS.
La compuerta de tres estados se presenta en las compuertas de tipo totémico que permiten la conexión alambrada de las salidas para formar un...