Dram

Centro De Estudios Científicos y Tecnológicos 1

Gonzalo Vázquez Vela

DRAM 21526
Electrónica Digital

Alan Ricardo
5IM9

Descripción:
El NTE21256 es una palabra de 262.144 de 1-bit de memoria dinámica de acceso aleatorio. Este componente sólo 5V- se fabrica con canal N la tecnología del silicio puerta. Nueve entradas de dirección multiplexado permite la NTE21256 para ser empacadosen un estándar de la industria 16-plomo encapsulado DIP. Funciones de este dispositivo incluyen sola fuente de alimentación con una tolerancia de ± 10%, en dirección de chips, los registros de la fecha que eliminan la necesidad de registros de interface, y es totalmente compatible TTL entradas y salidas, incluyendo relojes. Además de la habitual lectura, escritura y lectura-modificación-escriturade ciclos, el NTE21256 es capaz de principios y finales de ciclos de escritura, RAS sólo refrescar y actualizar ocultos. E / S comunes capacidad está dada por el uso principios de operación de escritura. El NTE21256 también cuenta con el modo de página que permite el acceso de alta velocidad de bits al azar en el mismo fila.

Características:
* 262.144 x 1-Bit Organización
* Solafuente de +5 V, ± 10% de tolerancia
* Baja disipación de potencia:
* -385mW activa (Max)
* 28 MW, en espera (máximo)
* Tiempo de acceso: 150ns
* Tiempo de ciclo: 260ns
* Todas las entradas y salidas TTL compatible
* On-Chip sustrato generador de sesgos
* Tres de Datos del Estado de salida
* Leer, Escribir, Leer-Modificar-Escribir, RAS-Only-Actualizar, HiddenActualizar
* E / S comunes Capacidad de uso de "Escribir temprana" Operación
* Modo de página de lectura y escritura, lectura y escritura
* 256 ciclos de actualización con 4ms período de actualización

Máximas absolutas: (Nota 1)

* La temperatura de funcionamiento, TOPR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0 ° a +70 ° C
* Temperatura de almacenamiento,Tstg. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -65 ° a +150 ° C
* De tensión en cualquier pin con respecto a VSS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -1-7 V
* Potencia de disipación, enfermedad de Parkinson. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1W
* Los datos de salida de corriente (corto circuito). . . . . . . . . .. . . . . . . . . . . . . . . . . . . . . . 50mA

Nota 1. Destaca por encima de los enumerados en las "Valoraciones máxima absoluta" puede causar daños permanentes daños en el dispositivo. La exposición a las condiciones de absoluta máxima calificación por períodos prolongados puede afectar a la fiabilidad del dispositivo.

Descripción funcional:

* Dispositivo de inicialización* Desde el NTE21256 es una memoria RAM dinámica, con una sola fuente de +5 V, sin secuencia de encendido se requiere. Para el encendido, una pausa inicial de 200μs es necesario que el generador de prejuicios internos para establecer la sustrato adecuado tensión de polarización. Para inicializar los nodos del circuito dinámico, con un mínimo de ocho activos los ciclos de la luz estroboscópicaDirección fila (RAS) se tiene que realizar. Esto también es necesario después de un largo estado inactivo de más de 4 ms.

* Direccionamiento (A0-A8)
* Para seleccionar una de las 262.144 células de memoria, un total de 18 bits de dirección son necesarios. Primera fila de 8 Bits de la dirección se establecen en los pines A0 a A8 y con el seguro en la dirección de la fila cerraduras de lafila Dirección Strobe (RAS). Luego, el 9 bits columna de dirección se establecen en los pines A0 a A8 y con el seguro en la columna de la dirección cierres por la Dirección Strobe columna (CAS). Todas las direcciones de entrada debe ser estable en los flancos de bajada de RAS y CAS. Cabe señalar que el RAS es similar a un chip de Active, ya que activa los amplificadores de sentido, así como el...